快闪存储器的形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，特别是涉及一种快闪存储器的形成方法。
【背景技术】
[0002] 快闪存储器被广泛应用于电子产品中，其中，现有工艺中的快闪存储器的形成一 般主要包括：
[0003] 参考图1所示，提供半导体衬底100,在所述半导体衬底100上包括中心区域90和 外围区域70。其中，在所述中心区域90的半导体衬底100上形成多个快闪存储器的栅极 堆栈结构20,所述栅极堆栈结构20的两侧形成有栅极堆栈结构20的第一侧墙31，所述第 一侧墙31外侧形成有栅极堆栈结构20的第二侧墙32。在所述外围区域70的半导体衬底 100上形成有多个外围器件的栅极结构40,所述栅极结构40的两侧形成有栅极结构40的 第一侧墙31，所述第一侧墙31的外侧形成有所述栅极结构40的第二侧墙32。
[0004] 接下来，参考图2所示，在所述半导体衬底100、栅极堆栈结构20、栅极堆栈结构20 的第二侧墙31、栅极结构40和栅极结构40的第二侧墙32上形成镍层600,形成镍层600 的方式可以为沉积。
[0005] 接下来，参考图3所示，对图2中所示的半导体结构进行退火，使得在栅极堆栈结 构20和栅极结构40顶部的表面与相邻两栅极堆栈结构20或者相邻两栅极结构40之间的 半导体衬底100的表面形成镍化物64、67,以形成欧姆接触，减小接下来形成在所述镍化物 64、67上的接触电极的接触电阻。另外，本步骤还包括去除未反应的镍层600的步骤。
[0006] 然而，随着发展高密度的，小尺寸的快闪存储器元件的发展，相邻的两栅极堆栈结 构20之间的间距成倍缩小，而栅极堆栈结构20的高度并不会成相应比例的缩小，使得相邻 的两栅极堆栈结构20之间的间距的高宽比非常大。尤其在相邻的两栅极堆栈结构20之间 的间距的高宽比大到超过4. 5后，相邻的栅极堆栈结构20的第二侧墙32连接在一起，阻挡 镍层600接触到半导体衬底100的表面，也就不能在这相邻的两栅极堆栈结构20之间的半 导体衬底100上形成镍化物64,不能使得后续形成的接触电极的接触电阻减小。这使得快 闪存储器的性能大受影响。
【发明内容】
[0007] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种快闪存储器的形成方 法，用于解决现有技术中较小尺寸的快闪存储器的形成方法中，不能在相邻栅极堆栈结构 之间形成镍化物的问题。
[0008] 为实现上述目的及其他相关目的，本发明提供一种快闪存储器的形成方法，所述 快闪存储器的形成方法至少包括：
[0009] 提供半导体衬底；
[0010] 在所述半导体衬底上形成至少两个栅极堆栈结构；
[0011] 在每一所述栅极堆栈结构的两侧形成第一侧墙；
[0012] 在相邻两所述栅极堆栈结构之间的半导体衬底上形成镍化物；
[0013] 在所述第一侧墙和所述镍化物上形成第二侧墙。
[0014] 优选地，相邻两所述栅极堆栈结构之间间隙的高宽比大于4. 5。
[0015] 优选地，所述第一侧墙的材质为氧化娃，厚度为loo: A。
[0016] 优选地，所述栅极堆栈结构从下至上依次包括：栅氧化层、浮栅层、ONO层、控制栅 层和氮化娃层。
[0017] 相应的，本发明还提供一种快闪存储器的形成方法，所述快闪存储器的形成方法 至少包括：
[0018] 提供半导体衬底，所述半导体衬底上包括中心区域和外围区域；
[0019] 在所述中心区域的半导体衬底上形成至少两个栅极堆栈结构，在所述外围区域的 所述半导体衬底上从下至上依次形成栅氧化层和多晶硅层；
[0020] 在所述栅极堆栈结构两侧形成第一侧墙；
[0021] 在相邻两所述栅极堆栈结构之间的半导体衬底上形成第一镍化物；
[0022] 在所述第一侧墙外侧形成第二侧墙；
[0023] 对所述多晶硅层和氧化硅层进行选择性刻蚀，以在所述外围区域形成至少两个栅 极结构；
[0024] 在所述栅极结构两侧形成第三侧墙；
[0025] 在所述栅极结构的顶部以及两栅极结构之间的第三侧墙之间的半导体衬底上形 成第二镍化物。
[0026] 优选地，在所述栅极堆栈结构两侧形成第一侧墙的步骤之前，还包括在在所述外 围区域的多晶硅层上形成保护层的步骤，在所述第一侧墙和所述第一镍化物上形成第二侧 墙的步骤之后，在对所述多晶硅层和氧化硅层进行选择性刻蚀的步骤之前，还包括去除所 述保护层，以露出所述多晶硅层的步骤。
[0027] 优选地，在所述栅极结构两侧形成第三侧墙的步骤包括：在所述第二侧墙层、所述 外围区域的栅极结构和暴露出来的半导体衬底上形成第三侧墙层，所述第三侧墙层至少填 满相邻两所述栅极堆栈结构之间的空隙。
[0028] 优选地，相邻两所述栅极堆栈结构之间间隙的高宽比大于4. 5。
[0029] 优选地，所述第一侧墙的材质为氧化娃，厚度为丨00 A~300 A"
[0030] 优选地，所述第二侧墙的材质为氮化娃，厚度为300 A~400 A。
[0031] 如上所述，本发明的快闪存储器的形成方法，具有以下有益效果：
[0032] 本发明通过先形成好栅极堆栈结构之间的镍化物，再形成外侧的第二侧墙的方 式，避免了沉积镍层时，由于第二侧墙的阻挡，镍层接触不到半导体衬底的问题，导致后续 不能形成镍化物的问题。
【附图说明】
[0033] 图1至图3显示为现有技术中的快闪存储器的形成方法的示意图。
[0034] 图4至图8显示为本发明的实施例一中提供的快闪存储器的形成方法的示意图。
[0035] 图9至图14显示为本发明的实施例二中提供的快闪存储器的形成方法的示意图。
[0036] 元件标号说明
[0037] 100 半导体衬底
[0038] 90 中心区域
[0039] 70 外围区域
[0040] 31 第一侧墙
[0041] 20 栅极堆栈结构
[0042] 600 镍层
[0043] 64、67 镍化物
[0044] 32 第二侧墙
[0045] 100' 半导体衬底
[0046] 31' 第一侧墙
[0047] 20' 栅极堆栈结构
[0048] 600' 镍层
[0049] 79' 镍化物
[0050] 250' 氮化硅层
[0051] 32' 第二侧墙
[0052] 100" 半导体衬底
[0053] 90" 中心区域
[0054] 70" 外围区域
[0055] 250" 氮化硅层
[0056] 110" 栅氧化层
[0057] 500" 多晶硅层
[0058] 31" 第一侧墙
[0059] 600" 镍层
[0060] 79" 第一镍化物
[0061] 32" 第二侧墙
[0062] 20" 栅极结构
[0063] 33 " 第三侧墙
[0064] 330" 第三侧墙层
[0065] 77" 第二镍化物
[0066] SlO ~S15 步骤
[0067] S20 ~S28 步骤
【具体实施方式】
[0068] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本发明的精神下进行各种修饰或改变。
[0069] 请参阅图4至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明 本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数 目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其 组件布局型态也可能更为复杂。
[0070] 实施例一
[0071] 参考图4所示，结合图5至图8所示，本实施例提供一种快闪存储器的形成方法， 具体如下：
[0072] 步骤Sll :提供半导体衬底；
[0073] 参考图5所7K，在本实施例中，所述半导体衬底1〇〇'为娃衬底，在其它实施方式 中，所述半导体衬底100'还可以为锗硅衬底、三五族化合物衬底、金刚石衬底以及其它。
[0074] 步骤S12 :在所述半导体衬底上形成至少两个栅极堆栈结构；
[0075] 参考图5所示，在所述半导体衬底100'上形成至少两个栅极堆栈结构20'。在本 实施例中，所述栅极堆栈结构为ETOX(Electron Tunneling Oxide,隧穿氧化层）NOR Flash 中的栅极堆栈结构，从下至上依次包括：栅氧化层、浮栅层、ONO层和控制栅层（未标示）。 其中，在所述控制栅层的表面，还形成有氮化硅层250'作为保护层。
[0076] 本实施例中，所述栅极堆栈结构20'之间的间距为500,4~1000 A,所述栅极堆栈结 构的高度为3000 A~5000 A.
[0077] 步骤S13 :在每一所述栅极堆栈结构的两侧形成第一侧墙；
[0078] 继续参考图5所示，形成第一侧墙31'。本实施例中，所述第一侧墙31'为一薄层 氧化硅层，其形成方法可以为：首先，在所述半导体衬底100'和所述氮化硅层250'上沉积 一薄层氧化硅层，然后，利用等离子体刻蚀工艺刻蚀所述半导体衬底100'表面和所述氮化 硅层250'上的氧化硅层，以形成位于所述栅极堆栈结构20'两侧的第一侧墙31'。
[0079] 所述第一侧墙31的厚度为100 A~A:，非常的薄，故在形成所述第一侧墙31' 后，对相邻两栅极堆栈结构的之间间距的高宽比的改变不是很大。
[0080] 步骤S14 :在相邻两所述栅极堆栈结构之间的半导体衬底100'上形成镍化