一种显示面板制作方法
【技术领域】
[0001]本发明涉及显示面板制作方法，尤其涉及一种使用较少光罩的显示面板制作方法。
【背景技术】
[0002]现有的低温多晶硅制程中，尤其是在制造互补金属氧化半导体结构(Complementary Metal Oxide Semiconductor, CMOS)时需要分别进行N型金属氧化物半导体沟道掺杂(NM0S Channel Doping)、N型金属氧化物半导体掺杂(NM0S Doping)、轻掺杂漏极(Lightly Doped Drain)、P型金属氧化物半导体掺杂(PM0S Doping)共4道离子植入制程。因为不同制程之间离子植入的区域、剂量均不同，所以通常需要使用4道光罩进行曝光后才能进行离子注入，提高了显示面板的制造成本。
[0003]因此，需要提供能够解决上述问题的显示面板制作方法。
【发明内容】
[0004]为了解决上述技术问题，本发明实施例提供了一种显示面板制作方法，其用于制作具有互补金属氧化半导体结构的显示面板，所述互补金属氧化半导体结构包括N型金属氧化物半导体区及P型金属氧化物半导体区，所述N型金属氧化物半导体区包括第一沟道层及设置在第一沟道层上的介电层，所述第一沟道层靠近介电层的部分掺杂有离子，所述P型金属氧化物半导体区包括第二沟道层、设置在第二沟道层两侧的离子掺杂块及设置在该第二沟道层上的介电层，所述第二沟道层靠近介电层的部分掺杂有离子，所述离子掺杂块内的离子掺杂浓度高于第一沟道层及第二沟道层内的离子掺杂浓度，所述显示面板制作方法包括:
[0005]提供一基板；
[0006]在该基板上依次形成缓冲层及半导体层；
[0007]对该半导体层施以低温多晶硅制程重新结晶而形成的多晶硅；
[0008]在半导体层上形成介电层；
[0009]在介电层上通过光罩曝光显影形成光阻图案，所述光罩包括与第一沟道层及第二沟道层对应的不透光区域、与离子掺杂块对应的半透光区域以及除所述不透光区域及半透光区域以外的完全透光区域；
[0010]蚀刻掉未被光阻图案覆盖的半导体层及介电层；
[0011]蚀刻掉P型金属氧化物半导体区内与离子掺杂块对应的介电层，以裸露第二沟道层中与所述离子掺杂块对应的区域；
[0012]移除所述光阻图案；
[0013]对剩下的半导体层及介电层进行离子掺杂。
[0014]其中，经蚀刻金属层所形成的栅极的中心与所述光阻图案的中心对齐。所述栅极相对两侧的边缘相对所述光阻图案对应两侧边缘向内凹入一预设的水平距离。
[0015]其中，通过曝光显影形成的光阻图案分别覆盖第一沟道层、第二沟道层及离子掺杂块。覆盖在离子掺杂块上的光阻图案部分的厚度小于覆盖在第二沟道层上的光阻图案部分的厚度。
[0016]其中，蚀刻掉未被光阻图案覆盖的半导体层及介电层时采用的是干蚀刻法。
[0017]其中，蚀刻掉P型金属氧化物半导体区内离子掺杂块对应的介电层时采用的是干蚀刻法。
[0018]其中，所述半导低温多晶硅制程包括准分子激光退火结晶、金属诱发结晶或固相再结晶。
[0019]其中，所述缓冲层的材料为氮化硅及氧化硅双层结构。
[0020]其中，所述介电层的材料为氧化硅。
[0021]其中，在基板上形成缓冲层、半导体层及介电层的方法为化学气相沉积法。
[0022]其中，在进行离子注入时整个显示面板采用的是相同的能量及剂量。
[0023]—种光罩，用于制作具有互补金属氧化半导体结构的显示面板。所述互补金属氧化半导体结构包括N型金属氧化物半导体区及P型金属氧化物半导体区。所述N型金属氧化物半导体区包括轻掺杂的第一沟道层。所述P型金属氧化物半导体区包括轻掺杂的第二沟道层及设置在第二沟道层两侧重掺杂的离子掺杂块。所述光罩包括与第一沟道层及第二沟道层对应的不透光区域、与离子掺杂块对应的半透光区域及与除此以外的完全透光区域。
[0024]本发明所提供的显示面板制作方法只需要一次光罩就可以完成NMOS区内第一沟道层的轻掺杂、PMOS区内第二沟道层的轻掺杂及离子掺杂块的重掺杂，减少了制程步骤，节省了生产成本。
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0026]图1是本发明实施例所提供的显示面板制作方法的步骤流程图。
[0027]图2是采用图1所示的显示面板制作方法制成的显示面板结构示意图。
[0028]图3-图10为图1所示的显示面板制作方法各步骤的结构示意图。
【具体实施方式】
[0029]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0030]如图1所示，本发明实施例所提供的显示面板制作方法用于制作适用于液晶显示器或有机发光二极管显示器的显示面板I。如图2所示，所述显示面板I包括基板10及设置在基板10上的缓冲层30及互补金属氧化半导体结构20 (Complementary MetalOxide Semiconductor, CMOS)。该CMOS结构20包括N型金属氧化物半导体区22 (N typeMetal Oxide Semiconductor, NM0S)及 P 型金属氧化物半导体区 24 (P type Metal OxideSemiconductor, PM0S)。该NMOS区22包括第一沟道层220及设置在第一沟道层220上的介电层26。该第一沟道层220靠近介电层26的部分掺杂有离子。该PMOS区24包括第二沟道层240、设置在第二沟道层240两侧的离子掺杂块242及设置在该第二沟道层240上的介电层26。该第二沟道层240靠近介电层26的部分掺杂有离子。该离子掺杂块242内的离子掺杂浓度高于第一沟道层220及第二沟道层240内的离子掺杂浓度。所述显示面板I制作方法包括如下步骤:
[0031]步骤S11，提供所述基板10，如图3所示，提供一由透明绝缘材料制成的基板10。
[0032]步骤S12，在该基板10上依次形成缓冲层30及半导体层18。如图4所示，在该基板10上依次沉积缓冲层30及半导体层18。沉积方法可以为化学气相沉积法(ChemicalVapor Deposit1n, CVD)。在本实施方式中，该半导体层18的材料为非晶娃。
[0033]在形成该半导体层18前在基板10上形成的缓冲层30用于减少基板10中杂质分子对半导体层18性质的影响。在本实施方式中，该缓冲层30的材料为氮化硅(SiNx)及氧化娃(S1x)双层结构。
[0034]步骤S13，对该半导体层18施以低温多晶娃制程(Low TemperaturePolycrystalline Silicon，LTPS)重新结晶而形成的多晶娃。所述低温多晶娃制程包括准分子激光退火结晶(Excimer Laser Annealing, ELA)、金属诱发结晶(Metal-1nducedcrystallizat1n, MIC)、固相再结晶(Solid Phase Crystallizat1n, SPC) ο
[0035]步骤S14，在半导体层18上形成介电层26，如图5所示，在该基板10上沉积介电材料以形成一介电层26覆盖于该半导体层18上。在本实施方式中，该介电层26的材料为氧化娃(S1x)。
[0036]步骤S15，在介电层26上通过曝光显影形成光阻图案40，如图6所示，先在所述介电层26上沉积一层光阻材料。之后利用具有特定图案的光罩5