一种半导体器件的制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件的制备方法。
【背景技术】
[0002]随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。目前半导体器件的制备已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。
[0003]目前半导体器件在制备CMOS的过程中为了获得更好的性能，通常在CMOS的源漏区进行应力设计，通常在所述PMOS器件中外延SiGe以对衬底的沟道处施加压应力，使PMOS性能提高，现有技术中一般在PMOS源漏上形成凹陷，然后外延生长SiGe，在PM0S/NM0S器件中，通常在所述PM0S/NM0S的源漏上生长Si层，然后进一步形成高质量的NiSi ;在所述NMOS器件中，为了进一步提高性能在外延生长所述Si层之前还包括进行重离子注入(implant heavy 1n)的步骤。
[0004]具体地，现有技术中在所述PM0S/NM0S器件中进行应力设计的步骤如图1a-1b所示，首先参照图la，提供半导体衬底11，并且在所述半导体衬底中形成NMOS区域以及PMOS区域，以分别用于形成PMOS器件和NMOS器件，然后在所述NMOS区域形成NMOS栅极结构12 '和所述PMOS区域形成PMOS栅极结构12，在所述PMOS区域中，在所述PMOS栅极结构的12的两侧形成凹槽，并外延生长SiGe层14和第二半导体材料层13，在形成所述SiGe层14之后,还可以在所述NMOS区域执行重离子注入(implant heavy 1n),以形成源漏区(图中未示出)，然后参照图lb，在所述NMOS区域和所述PMOS区域的所述源漏区上外延生长Si层,但是在NMOS区域由于进行了重离子注入(implant heavy 1n),所述NMOS区域的表面上形成无定型物质(amorphous),因此在所述NMOS区域上不能外延生长Si层,给生产带来困难。
[0005]因此，现有技术中虽然能够对PMOS区域进行应力的设计，但是由于NMOS区域在重离子注入(implant heavy 1n)过程中期表面形态发生变化,在其表面不能外延生长Si层，成为器件制备中难以克服的问题，亟需解决。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了解决上述问题，本发明提供了一种半导体器件的制备方法，包括:
[0008]提供半导体衬底，所述半导体衬底上形成有栅极结构；
[0009]对所述栅极结构的两侧执行离子注入；
[0010]对所述半导体衬底的表面进行预清洗处理，以去除在所述离子注入步骤中在所述半导体衬底表面形成的无定型物质；
[0011]在所述预清洗处理后的所述栅极结构两侧的半导体衬底上外延生长第一半导体材料层。
[0012]作为优选，所述方法包括:
[0013]提供半导体衬底，所述半导体衬底上形成有NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上分别形成有NMOS栅极结构和PMOS栅极结构；
[0014]在所述NMOS栅极结构和PMOS栅极结构两侧执行离子注入；
[0015]在所述PMOS栅极结构两侧的所述半导体衬底中形成凹槽，在所述凹槽中外延生长应力层和第二半导体材料层；
[0016]对所述半导体衬底的表面进行预清洗处理，以去除所述离子注入步骤中形成的无定型物质，同时去除所述第二半导体材料层；
[0017]在所述NMOS栅极结构两侧的半导体衬底上和所述PMOS栅极结构两侧的所述应力层上外延生长所述第一半导体材料层。
[0018]作为优选，所述应力层为SiGe层，所述第一半导体材料层为Si层，所述第二半导体材料层为Si。
[0019]作为优选，所述方法在形成第一半导体材料层之后，还包括对所述第一半导体材料层进一步处理以形成NiSi的步骤。
[0020]作为优选，所述第一半导体材料层的高度大于所述半导体衬底的高度，以形成抬升的第一半导体材料层。
[0021]作为优选，选用HCl气体对所述半导体衬底的表面进行预清洗处理，以去除所述无定型物质。
[0022]作为优选，所述第一半导体材料层的外延温度为500-800°C，压力为1_100乇。
[0023]作为优选，外延生长所述第一半导体材料层的反应气体为SiH4或SiH2Cl2、HC1、B2H6混合气体，其中所述SiH4或SiH2Cl2、B2H6、HCl的气体流量为Isccm-lOOOsccm。
[0024]作为优选，选用H2作为反应载气，所述H2的气体流量为0.lslm-50slmo
[0025]在本发明中为了解决现有技术中所述NMOS区域由于源漏注入后表面不能生长Si层的问题，在PMOS区域形成所述Si层之后选用HCl对所述NMOS区域的源漏区表面进行预清洗处理，去除所述PMOS区域上的Si层的同时在所述NMOS区域的源漏上形成沟槽，然后再次外延生长Si层，以在所述NMOS区域和所述PMOS区域的源漏上均形成外延的Si层，实现所述NMOS以及PMOS区域源漏上应力的设计，提高半导体器件的性能和良率。
【附图说明】
[0026]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0027]图1a-1b为现有技术中制备半导体器件的结构示意图；
[0028]图2a_2c为本发明的一具体地实施方式中制备半导体器件的结构示意图；
[0029]图3为本发明的一具体地实施方式中制备半导体器件的工艺流程图。
【具体实施方式】
[0030]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0031]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0032]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0033]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0034]在本发明中为了解决现有技术中所述NMOS区域由于源漏注入后表面