专利名称：闪存芯片堆栈结构的制作方法
技术领域：
本实用新型涉及一种闪存芯片堆栈结构，尤指一种可使各晶粒达到易于进行线路布局、易于生产管理、降低制作成本及符合订制化需求的功效者。
背景技术：
按，一般已用闪存晶粒是于一面上设有电源接脚、接地接脚、输入/输出接脚、选 择接脚及待命/忙碌接脚，而当进行各记忆晶粒堆栈封装时，依所需以打线的方式将各接 脚的脚位相互连接，藉以达到记忆晶粒的封装。但是由于已用的记忆晶粒堆栈封装以打线的方式将各接脚的脚位相互连接，虽然 接线方式较具有弹性，但对于记忆芯片颗粒的堆栈封装而言，则需在该记忆晶粒的整个晶 圆上依不同的层叠制作出不同的线路，使得制作生产晶圆时所用的光罩设计较为复杂，而 增加生产管理的难度，并使得制作成本增加，更无法依据客户的特殊需求进行制作。
实用新型内容本实用新型的主要目的在于，提供一种闪存芯片堆栈结构，其可使各晶粒达到易 于进行线路布局、易于生产管理、降低制作成本及符合客制化需求的功效。为达上述目的，本实用新型所采用的第一种技术方案为一种闪存芯片堆栈结构， 其包括一控制单元；以及多数相互堆栈的晶粒，且各晶粒两面上分别设有多数相互导通 的电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚，各电源接脚、接地接 脚及输入/出接脚相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直接 与控制单元连接，且选择接脚及待命/忙碌接脚之间分别连接有导线部，可于各晶粒布局 时依不同层叠将所需的导线部加以断开。为达上述目的，本实用新型所采用的第二种技术方案为一种闪存芯片堆栈结构， 其包括一控制单元；以及多数相互堆栈的晶粒，且各晶粒两面上分别设有多数相互导通 的电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚，各电源接脚、接地接 脚及输入/输出接脚相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直 接与控制单元连接，且选择接脚及待命/忙碌接脚之间分别连接有断线部，可于各晶粒布 局时依不同层叠将所需的断线部加以连接。本实用新型的进一步改进为上述两种方案中的控制单元为控制芯片。本实用新型的进一步改进为各晶粒为闪存晶粒。本实用新型的进一步改进为各晶粒两面上的各电源接脚、接地接脚、输入/出接 脚、选择接脚及待命/忙碌接脚连接分别以设于侧缘导通部相互导通。本实用新型的进一步改进为各导线部以激光切断方式加以断开。与现有技术相比，本实用新型所具有的有益效果为本实用新型各晶粒两面上分 别设有多数相互导通的电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚， 各电源接脚、接地接脚及输入/输出接脚相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直接与控制单元连接，且选择接脚及待命/忙碌接脚之间分别连接有导线部，可于各晶粒布局时依不同层叠将所需的导线部加以断开；另亦可于各选择接脚及待 命/忙碌接脚之间分别连接有断线部，可于布局将所需的断线部加以连接，使各晶粒达到 易于进行线路布局、易于生产管理、降低制作成本及符合客制化需求的功效。
图1为本实用新型第一实施例的立体分解示意图。图2为本实用新型第一实施例的方块示意图。图3为本实用新型第一实施例的选择接脚及待命/忙碌接脚连接状态示意图。图4为本实用新型第一实施例的选择接脚及待命/忙碌接脚断开状态示意图。图5为本实用新型第二实施例的选择接脚及待命/忙碌接脚断开状态示意图。图6为本实用新型第二实施例的选择接脚及待命/忙碌接脚连接状态示意图。标号说明控制单元1晶粒2电源接脚21接地接脚22输入/输出接脚23选择接脚24待命/忙碌接脚25导线部26导通部27断线部28导体 29
具体实施方式
请参阅图1、图2、图3及图4所示，分别为本实用新型第一实施例的立体分解示意 图、本实用新型第一实施例的方块示意图、本实用新型第一实施例的选择接脚及待命/忙 碌接脚连接状态示意图及本实用新型第一实施例的选择接脚及待命/忙碌接脚断开状态 示意图。如图所示本实用新型为一种闪存芯片堆栈结构，其至少由一控制单元1以及多数 晶粒2所构成。上述所提的控制单元1可为控制芯片。各晶粒2可为相互堆栈的闪存晶粒，且各晶粒2两面上分别具有多数电源接脚21、 接地接脚22、输入/输出接脚23、选择接脚24及待命/忙碌接脚25，各电源接脚21、接地 接脚22及输入/输出接脚23相互并联后与控制单元1连接，而各选择接脚24及待命/忙 碌接脚25分别直接与控制单元1连接，且选择接脚24及待命/忙碌接脚25之间分别连接 有导线部26，并于各晶粒2的侧缘分别具有多数与各电源接脚21、接地接脚22、输入/出接 脚23、选择接脚24及待命/忙碌接脚25连接的导通部27。如是，藉由上述结构构成一全 新的闪存芯片堆栈结构。[0033]当本实用新型于布局设计时，可先将多数晶粒2相互堆栈，并依不同层叠进布局 时的所需将各导通部27进行相互导通，而让各相对应或不相对应晶粒2两面上的电源接脚 21、接地接脚22、输入/出接脚23、选择接脚24及待命/忙碌接脚25依需求加以导通或不 导通，之后再于各晶粒2上依布局时的不同层叠所需将导线部26以激光切断方式加以断 开；如此，即可使各晶粒2达到易于进行线路布局、易于生产管理、降低制作成本及符合订 制化需求的功效。请参阅图5及图6所示，分别为本实用新型第二实施例的选择接脚及待命/忙碌 接脚断开状态示意图及本实用新型第二实施例的选择接脚及待命/忙碌接脚连接状态示 意图。如图所示本实用新型除上述第一实施例所提结构型态之外，更可以本第二实施例的 结构作为线路布局的型态，而其所不同之处在于，各选择接脚24及待命/忙碌接脚25之间 分别连接有断线部28，可于各晶粒2布局时依不同层叠将所需的断线部28以导体29焊接 方式或导体29印刷方式加以连接；如此，同样可达到上述所提第一实施例中所提的功效。综上所述，本实用新型闪存芯片堆栈结构可有效改善已用的种种缺点，可使各晶 粒达到易于进行线路布局、易于生产管理、降低制作成本及符合订制化需求的功效，进而 使本实用新型的产生能更进步、更实用、更符合使用者所须，确已符合实用新型专利申请要 件，爰依法提出专利申请。惟以上所述，仅为本实用新型的较佳实施例而已，当不能以此限定本实用新型实 施范围；故，凡依本实用新型权利要求书及实用新型说明书内容所作的简单的等效变化与 修饰，皆应仍属本实用新型专利涵盖的范围内。
权利要求一种闪存芯片堆栈结构，其特征在于包括一控制单元；以及多数相互堆栈的晶粒，且各晶粒两面上分别设有多数相互导通的电源接脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚，各电源接脚、接地接脚及输入/出接脚相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直接与控制单元连接，且选择接脚及待命/忙碌接脚之间分别连接有导线部，可于各晶粒布局时依不同层叠将所需的导线部加以断开。
2.根据权利要求1所述的闪存芯片堆栈结构，其特征在于，该控制单元为控制芯片。
3.根据权利要求1所述的闪存芯片堆栈结构，其特征在于，各晶粒为闪存晶粒。
4.根据权利要求1所述的闪存芯片堆栈结构，其特征在于，各晶粒两面上的各电源接 脚、接地接脚、输入/出接脚、选择接脚及待命/忙碌接脚连接分别以设于侧缘导通部相互 导通。
5.根据权利要求1所述的闪存芯片堆栈结构，其特征在于，各导线部以激光切断方式 加以断开。
6.一种闪存芯片堆栈结构，其特征在于包括一控制单元；以及多数相互堆栈的晶粒， 且各晶粒两面上分别设有多数相互导通的电源接脚、接地接脚、输入/输出接脚、选择接脚 及待命/忙碌接脚，各电源接脚、接地接脚及输入/输出接脚相互并联后与控制单元连接， 而各选择接脚及待命/忙碌接脚分别直接与控制单元连接，且选择接脚及待命/忙碌接脚 之间分别连接有断线部，可于各晶粒布局时依不同层叠将所需的断线部加以连接。
7.根据权利要求6所述的闪存芯片堆栈结构，其特征在于，该控制单元为控制芯片。
8.根据权利要求6所述的闪存芯片堆栈结构，其特征在于，各晶粒为闪存晶粒。
9.根据权利要求6所述的闪存芯片堆栈结构，其特征在于，各晶粒两面上的各电源接 脚、接地接脚、输入/输出接脚、选择接脚及待命/忙碌接脚连接分别以设于侧缘导通部相 互导通。
10.根据权利要求6所述的闪存芯片堆栈结构，其特征在于，各断线部以导体焊接方式 加以连接。
11.根据权利要求6所述的闪存芯片堆栈结构，其特征在于，各断线部以导体印刷方式 加以连接。
专利摘要一种闪存芯片堆栈结构，其包含一控制单元以及多数相互堆栈的晶粒，各晶粒两面上分别设有相互导通的电源接脚、接地接脚、输入/出接脚、选择接脚及待命/忙碌接脚，各电源、接地及输入/出接脚并联后与控制单元连接，而各选择接脚及待命/忙碌接脚分别直接与控制单元连接，且选择接脚及待命/忙碌接脚间分别连接有导线部，可于各晶粒布局时依不同层叠将所需的导线部加以断开；另亦可于各选择接脚及待命/忙碌接脚间分别连接有断线部，可于布局将所需的断线部加以连接。藉此，可使各晶粒达到易于进行线路布局、易于生产管理、降低制作成本及符合订制化需求的功效。
文档编号H01L23/52GK201576679SQ20092030677
公开日2010年9月8日 申请日期2009年7月23日 优先权日2009年7月23日
发明者卢旋瑜, 朱贵武, 梁裕民 申请人:茂邦电子有限公司