专利名称：浮栅放电尖角的制造方法
技术领域：
本发明涉及一种半导体制造工艺，具体涉及一种浮栅放电尖角的制造方法。
背景技术：
SST (超捷)型Flash (闪存)的主要特点是擦除(erase)通过控 制栅和浮栅间氧化膜隧穿效应实现；写入(program)通过沟道热电子注 入实现。
以SST IP (超捷IP)应用为主的闪存，作为一种主要的非挥发性存 储器，其在智能卡、微控制器等领域有着广泛的用途。与另一种非挥发性 存储器EEPORM相比，闪存具有明显的面积上的优势；但同时，闪存的可 靠性，尤其是可擦写次数，要比EEPROM差，因此在银行卡、身份证卡等 产品中仍未被使用。在SSTIP制造工艺上，擦除尖角(erase tip)形成 的是否够尖直接决定浮栅上电子擦除时的效率尖角越尖，施加在控制栅 上的电压可以在隧穿氧化膜界面上形成局部更强的隧穿电场，浮栅上的电 子越容易被拉走，实现擦除；反之，尖角越钝，电子擦除效率也就越低， 直接影响器件使用的可靠性(endurance )。
现有的super flash (超快闪)中，对于FN隧穿机制下的放电尖角 (tip)的工艺实现往往是利用一层比较厚的氮化硅直接作为浮栅多晶硅 (poly )蚀刻的硬质掩膜(hard mask),在打开的地方利用类似mini-LOCOS
(微局部硅氧化工艺)的方式进行局部热氧(由于较厚的氮化硅直接沉积
在多晶硅上，其应力可以很好地阻止氧原子在mini-LOCOS成长时的横向 扩散，形成的鸟嘴短而深)，然后再利用一层光刻版进行硬质掩膜以及多 晶硅的刻蚀即可获得较为尖的放电尖角，此时，过尖的尖角虽然对电子擦 除有所裨益，但不足的是，因为这个鸟嘴形成的非常短而深，其形貌对于 抵抗正常工艺带来的尺寸偏移会非常敏感，即 一点点工艺波动就能带来 尖角形貌的极大变化——由极尖变为很钝，从而直接影响尖角形貌的整体 一致性，影响整体擦除效率。
图1至图4为根据现有方法制造浮栅放电尖角的工艺步骤
如图1所示在硅衬底1上利用热氧的方式生长一层浮栅氧化层2， 用来隔离浮栅；电子就是通过这层浮栅氧化层2写入浮栅的；
如图2所示先在浮栅氧化层2上通过575 650°C热分解硅垸(LPCVD) 的方式沉积一层浮栅多晶硅3;然后再利用700 800°C (LPCVD)下，二氯 二氢硅和氨气沉积一层氮化硅4 (Si3N4)，作为浮栅刻蚀时的硬质掩膜；
如图3所示利用一次光刻对氮化硅4进行刻蚀，将部分暴露出来的 浮栅进行高温热氧(类似Mini-L0C0S)，形成浮栅热氧化区域5;
如图4所示利用一次光刻对氮化硅4和浮栅多晶硅3进行刻蚀，形 成的多晶尖角为闪存(flash)擦除时所用的尖角。
如图5所示，仅仅利用氮化硅作为硬质掩膜对浮栅多晶进行 Mini—L0C0S氧化，氮化硅的应力会使氧原子在多晶硅/氮化硅的界面处横 向扩散受阻，形成的鸟嘴短而深，浮栅放电尖角A非常陡(此时浮栅刻蚀 尺寸精准在目标值)；浮栅刻蚀尺寸一旦发生偏移(偏移量在刻蚀工艺允
许范围内)，对最终形成的浮栅放电尖角B形貌的影响很大，从图5可以
看出，尖角形貌对后续浮栅刻蚀尺寸变化非常敏感。
造成芯片(Chip)与芯片间的浮栅刻蚀时尺寸发生偏移的原因有
a. 刻蚀工艺本身的偏移(variation),尤指机台工艺稳定性造成的偏
移；
b. 同一晶片面内的不均匀性造成不同位置芯片刻蚀精准度会有偏差；
c. 同一批产品内片与片之间存在差异，致使芯片间存在差异；
d. 不同批次产品间仍会存在差异，致使芯片间存在差异； 以上差异，均指正常工艺规格允许范围内的偏差。
发明内容
本发明要解决的技术问题是提供一种浮栅放电尖角的制造方法，该方 法能改善超闪存隧穿擦除放电尖角的形貌，增加放电尖角抵抗因浮栅刻蚀 尺寸的变化所带来的影响，对于稳定闪存擦除效能有明显效果。
为解决上述技术问题，本发明提供一种浮栅放电尖角的制造方法，包 括如下步骤步骤l，在硅衬底上生长一层氧化层，用来隔离浮栅；步骤 2，先在氧化层上沉积一层浮栅多晶硅；步骤3，再沉积一层氮化硅，作 为浮栅刻蚀时的硬质掩膜；步骤4，利用一次光刻对氮化硅进行刻蚀，将 部分暴露出来的浮栅进行高温热氧；步骤5，利用一次光刻对未被前次光 刻打开的氮化硅和浮栅多晶硅进行刻蚀，形成浮栅放电尖角，在步骤2 和步骤3之间增加步骤A:在浮栅多晶硅上沉积一层SiO凡(氮氧化硅)
作为其部分氧化时的缓冲层。
步骤A中，利用SiH4， N20， N2为反应气体，以低压化学气相沉积的
方法，沉积一层SiOxNy作为其部分氧化时的缓冲层。
步骤A中，通过调节Si(XNy中的O、 N比例，控制氧原子向侧壁的横
向扩散程度，使最终形成的浮栅放电尖角上部有一定的横向延展，从而对 浮栅放电尖角形貌进行优化。
和现有技术相比，本发明具有以下有益效果本发明利用SiO凡做为 SST super flash浮栅尖角形成工艺模块中Mini L0C0S缓冲层，在形成 鸟嘴时，通过控制工艺调控，使氧原子向侧壁衬底产生一定量的横向扩散， 使最终形成的尖角上部有一定的横向延展，从而使放电尖角对于抵抗浮栅 刻蚀尺寸带来的偏移、改善尖角形貌；此外，本发明通过调配SiOxNy成 分中的0、 N比例进行工艺调节，N成分越多，则氧原子对侧壁扩散量少， 形成的鸟嘴短而深，0成分越多，则由于扩散形成的鸟嘴横向形貌会加长， 尖角上部的横向沿展部分会更明显，抵抗浮栅刻蚀尺寸变化带来的偏移能 力会更强，但同时会牺牲过多的浮栅尖角锐度，所以，通过调配成分配比 改善尖角形貌，在工艺调控上多了一种选择。本发明利用SiO凡改善超闪 存隧穿擦除放电尖角的形貌，增加放电尖角抵抗因浮栅刻蚀尺寸的变化所 带来的影响，对于稳定flash擦除效能有明显效果。
图1至图4为现有的制造浮栅放电尖角方法的每一步骤完成后的浮栅
结构剖面示意图5为图4的局部放大示意图6为本发明中氧原子扩散进入SiO眞/浮栅多晶界面的示意图； 图7为采用本发明方法后浮栅刻蚀尺寸变化对浮栅放电尖角形貌影
响的示意图。
其中，l表示硅衬底；2表示浮栅氧化层；3表示浮栅多晶硅；4表示 氮化硅；5表示浮栅热氧化区域；6表示氮氧化硅缓冲层；7表示由于SiOxNy
作为缓冲氧化层形成的具有一定横向延展部分的鸟嘴；A、 B、 C、 D所表 示的三角形上顶角为浮栅放电尖角。
具体实施例方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明提供一种浮栅放电尖角的制造方法，包括如下步骤步骤l， 在硅衬底上生长一层氧化层，用来隔离浮栅；步骤2，先在氧化层上沉积 一层浮栅多晶硅；步骤3，在浮栅多晶硅上沉积一层SiO凡作为其部分氧 化时的缓冲层；步骤4，再沉积一层氮化硅，作为浮栅刻蚀时的硬质掩膜； 步骤5，利用一次光刻对氮化硅进行刻蚀，将部分暴露出来的浮栅进行高 温热氧；步骤6，利用一次光刻对未被前次光刻打开的氮化硅和浮栅多晶 硅进行刻蚀，形成浮栅放电尖角。
如图6所示，本发明在氮化硅4沉积前，先利用SiH,， N20，化为反 应气体，以低压化学气相沉积的方法，生成一层氮氧化硅缓冲层6，利用 Si0xNy特有的兼于氧化硅和氮化硅间特性的优点，作为之后浮栅氧化时 的缓冲层，在形成鸟嘴7时，通过控制工艺调控，使氧原子向侧壁衬底产 生一定量的横向扩散，鸟嘴7形成时横向尺寸得以沿展，使最终形成的擦 除尖角上沿有一横向沿展，有利于抵抗后续浮栅刻蚀尺寸变化对尖角的形 貌影响，提高整体擦除性能，提升器件稳定性和可靠性。
同时，通过改变工艺气体的配比，即生成物氮氧化硅(Si0xNy)中氧、
氮成分比例，控制鸟嘴形貌。通过调配SiOxNy成分中的O、 N比例进行工 艺调节，N成分越多，则氧原子对侧壁扩散量少，形成的鸟嘴短而深，0 成分越多，则由于扩散形成的鸟嘴横向形貌会加长，尖角上部的横向沿展 部分会更明显，抵抗浮栅刻蚀尺寸变化带来的偏移能力会更强，但同时会 牺牲过多的浮栅尖角锐度，所以，通过调配成分配比改善尖角形貌，在工 艺调控上多了一种选择。
如图7所示，采用本发明方法形成的鸟嘴7形貌加长，浮栅放电尖角 C不像原来的那么陡(此时浮栅刻蚀尺寸精准在目标值)；浮栅刻蚀尺寸 -一旦发生偏移(偏移量在刻蚀工艺允许范围内)，对最终形成的浮栅放电 尖角D形貌的影响也不是很大，从图7可以看出，尖角形貌对后续浮栅刻 蚀尺寸变化不敏感。
权利要求
1、一种浮栅放电尖角的制造方法，包括如下步骤步骤1，在硅衬底上生长一层氧化层，用来隔离浮栅；步骤2，先在氧化层上沉积一层浮栅多晶硅；步骤3，再沉积一层氮化硅，作为浮栅刻蚀时的硬质掩膜；步骤4，利用一次光刻对氮化硅进行刻蚀，将部分暴露出来的浮栅进行高温热氧；步骤5，利用一次光刻对未被前次光刻打开的氮化硅和浮栅多晶硅进行刻蚀，形成浮栅放电尖角，其特征在于，在步骤2和步骤3之间增加步骤A在浮栅多晶硅上沉积一层SiOxNy作为其部分氧化时的缓冲层。
2、 如权利要求l所述的浮栅放电尖角的制造方法，其特征在于，步 骤A中，利用Si&， N20， N2为反应气体，以低压化学气相沉积的方法， 沉积一层Si(XNy作为其部分氧化时的缓冲层。
3、 如权利要求l所述的浮栅放电尖角的制造方法，其特征在于，步 骤A中，通过调节SiO凡中的O、 N比例，控制氧原子向侧壁的横向扩散程度，使最终形成的浮栅放电尖角上部有一定的横向延展，从而对浮栅放 电尖角形貌进行优化。
全文摘要
本发明公开了一种浮栅放电尖角的制造方法，在氮化硅沉积前，先利用SiH<sub>4</sub>，N<sub>2</sub>O，N<sub>2</sub>为反应气体，以低压化学气相沉积的方法，生成一层氮氧化硅缓冲层(SiOxNy)，作为之后浮栅氧化时的缓冲层，在形成鸟嘴时，通过控制工艺调控，使氧原子向侧壁衬底产生一定量的横向扩散，鸟嘴形成时横向尺寸得以沿展，使最终形成的擦除尖角上沿有一横向沿展，有利于抵抗后续浮栅刻蚀尺寸变化对尖角的形貌影响，提高整体擦除性能，提升器件稳定性和可靠性。
文档编号H01L21/02GK101170065SQ20061011743
公开日2008年4月30日 申请日期2006年10月23日 优先权日2006年10月23日
发明者铭 李, 斌 杨, 鹏 杨 申请人:上海华虹Nec电子有限公司;上海集成电路研发中心有限公司