专利名称：隔离颈圈空隙及其形成方法
技术领域：
本发明一般涉及半导体器件制造，更具体地涉及隔离颈圈空隙及其在半导体器件制造期间的形成方法。
背景技术：
半导体器件制造的常规方法可以采用氧化物，以在制造的半导体器件周围形成隔离颈圈。然而，氧化物的介电常数可能要求隔离颈圈具有最小厚度，以有效地提供隔离。如此厚度的隔离颈圈对于形形色色的半导体器件制造可能是不实际的。因此，希望改善隔离颈圈及其形成方法。
发明内容
在本发明的第一方面中，提供第一装置。第一装置包括在体衬底中在微电子器件的一个或多个部分周围形成的空隙。空隙适合于减小在微电子器件与体衬底之间的寄生泄漏。
在本发明的第二方面中，提供第二装置。第二装置是存储单元，包括(1)在体衬底中形成的微电子器件；以及(2)在微电子器件的一个或多个部分周围形成的空隙。空隙适合于减小在微电子器件与体衬底之间的寄生泄漏。
在本发明的第三方面中，提供第三方法。第一(第三)方法包括以下步骤(1)提供包括微电子器件的衬底；以及(2)在微电子器件的一部分周围的衬底中形成空隙。根据本发明的这些和其它方面提供大量其它方案。
由随后的详细说明、附带的权利要求书和附图，本发明的其它特征和方案将更加充分地显现。
图1A-B分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图和剖面侧视图，其中在衬底的沟槽中形成氧化物颈圈。
图2A-B分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图和剖面侧视图，其中用导电材料充满沟槽。
图3A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中有选择地除去衬底的一部分。
图4A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底上形成氮化物隔离物。
图5A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氧化物。
图6A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氮化物。
图7A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底的隔离槽中淀积氧化物。
图8A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氮化物。
图9A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中用氧化物充满隔离槽。
图10A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氮化物和氧化物，并且在衬底上形成氮化物隔离物。
图11A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中可以从衬底上去掉硅和沟槽导电材料。
图12A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氧化物。
图13A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氧化物。
图14A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氮化物。
图15A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氧化物。
具体实施例方式
本发明提供改善的半导体器件及其构成方法。更具体地，本发明提供深沟槽存储电容器周围电容器隔离颈圈空隙的制造，以代替在常规深沟槽存储电容器周围的电容器隔离颈圈氧化物的。空隙的使用减小了介电常数(例如，电容率)并且增加了电容器隔离颈圈的绝缘强度。因此，可以采用更薄的隔离颈圈。因此，可以制造具有更小的几何尺寸(例如，65nm节点)的深沟槽存储电容器。
此外，在一些实施例中，在空隙形成期间，薄隔离物(例如，氮化硅隔离物)可以用来保护焊盘氧化物不被底切(undercut)。由此，当形成电容器隔离颈圈空隙时，可以采用常规氧化物各向同性蚀刻法蚀刻电容器隔离颈圈氧化物。
可以在电容器隔离颈圈空隙之上淀积保护层，例如氧化物层，以封闭由氧化物各向同性蚀刻留下的开口(例如，凹腔形)。覆盖电容器隔离颈圈空隙可以防止其它工艺步骤填充电容器隔离颈圈空隙。在至少一个实施例中，例如，可以使用具有小偏置或无偏置的高密度等离子体(HDP)淀积形成保护层。
图1A-9C示出了根据本发明的实施例形成隔离颈圈空隙的第一示例性方法的图。图10A-15C示出了根据本发明的实施例形成隔离颈圈空隙的第二示例性方法的图。更具体地，图1A-B分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图和剖面侧视图，其中在衬底100的沟槽中形成氧化物颈圈。参考图1A-B，提供包括硅或其它合适的材料的体衬底102。在体衬底102的上表面上可以设置衬垫氧化物层104。衬垫氧化物层104可以是大约1nm到大约10nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。在衬垫氧化物层104的上表面上，可以淀积衬垫氮化物层106。衬垫氮化物层106可以是大约20nm到大约500nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。可选地，可以在衬垫氮化物层106之上形成CVD氧化物层(未示出)。在沟槽蚀刻期间可以充当硬掩模的CVD氧化物层可以是大约100nm到1000nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。使用反应离子蚀刻(RIE)或另一个合适的方法，可以在衬垫氮化物层106、衬垫氧化物层104和体衬底102中形成沟槽108。沟槽108可以是大约22nm到大约130nm宽和大约2μm到大约10μm深(虽然可以采用更大或更小和/或不同的宽度和/或深度范围)。可以在沟槽108的下部区域中形成存储节点导体110。存储节点导体110的垂直厚度可以是大约1μm到大约9μm(虽然可以采用更大或更小和/或不同的垂直厚度范围)。存储节点导体110可以占据沟槽108的整个宽度，因此，存储节点导体110的厚度可以基于沟槽宽度。另外，可以在存储节点导体110之上的沟槽108中布置氧化物完全颈圈112。氧化物完全颈圈112可以是大约15nm到大约50nm宽和/或大约0.75μm到大约2.25μm高(虽然可以采用更大或更小和/或不同的宽度和/或高度范围)。
可以在体衬底102上使用例如化学气相淀积(CVD)或其它合适的工艺淀积衬垫氧化物层104和衬垫氮化物层106。可以形成具有大高宽比的沟槽108，由此本领域中可以称作深沟槽(如以上所示)。在沟槽108的下部区域中，可以使用CVD或其它合适的方法继之以RIE或其它合适的方法淀积存储节点导体110和氧化物完全颈圈112。
图2A-B分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图和剖面侧视图，其中用导电材料充满沟槽108。参考图2A-B，通过除去氧化物完全颈圈(图1A-B中的112)的上部可以形成氧化物部分颈圈202，以便露出沟槽108的侧壁的一部分。氧化物部分颈圈202可以是大约0.25μm到大约2.0μm高(虽然可以采用更大或更小和/或不同的高度范围)。可以在沟槽108中形成导电材料层204。导电材料层204可以填充沟槽108的剩余的未填充的部分。导电材料层204的上表面可以近似与衬垫氮化物层106的上表面共面。导电材料层204的底面可以与存储节点导体110的上表面大致共面。导电材料可以是N+掺杂的多晶硅或其它合适的材料。如此，导电材料层204的上部(例如，邻近部分颈圈202的上水平表面的部分)可以充当或者形成为埋置带外扩散区域205(例如，埋置带)。
更具体地，为了形成氧化物部分颈圈，可以使用由凹进的沟槽填充掩蔽的各向同性蚀刻或其它合适的方法除去氧化物完全颈圈(图1A-B中的112)的上部。此外，可以通过使用CVD或其它合适的方法形成导电材料层204。导电材料层204可以包括N+掺杂的(例如，重掺杂的)多晶硅(虽然可以采用其它合适的材料)。可以使用CMP或其它合适的方法使导电材料层204与衬垫氮化物的上表面共面化。
图3A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中有选择地除去衬底100的一部分。参考图3A-C，可以在衬底100上形成掩模，例如，氧化物硬掩模302。更具体地，可以在衬垫氮化物层106的一部分和埋置带205的顶部的一部分上形成氧化物硬掩模302。掩模302可以是大约100nm到大约1000nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。可以通过使用CVD或其它合适的方法继之以RIE或其它合适的方法形成氧化物硬掩模302。虽然氧化物硬掩模302如上所述，但是也可以由不同的和/或其它材料形成硬掩模302。
构图氧化物硬掩模302，并且衬底100没有被氧化物硬掩模302覆盖的部分可以暴露于随后的工艺。可以使掩模302位于使沟槽108的宽度的大约三分之一到大约一半可以暴露于后续工艺(虽然掩模302可以露出埋置带205的更大或更小的部分)。这些工艺可以除去衬垫氮化物层106、衬垫氧化物层104、氧化物硬掩模302、氧化物部分颈圈(图2A-B中的202)、导电材料层204、埋置带205和/或体衬底102的一部分，以便形成隔离氧化物颈圈304并且得到埋置带306。用来形成隔离氧化物颈圈304并且得到埋置带306的工艺可以是RIE或其它合适的工艺。如此，可以在得到的埋置带306上形成包括大致垂直的表面的隔离槽308。隔离槽308也可以包括大致水平的表面，包括隔离氧化物颈圈304的一部分、得到的埋置带306的一部分和体衬底102的一部分。如此，可以露出隔离氧化物颈圈304的一部分。隔离槽308可以是大约22nm到大约500nm宽和大约0.20μm到大约1.5μm深(虽然可以采用更大或更小和/或不同的宽度和/或深度范围)。
图4A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底100上形成氮化物隔离物。参考图4A-C，在沟槽308的侧壁403上布置氮化物隔离物402。可以通过在体衬底102、隔离氧化物颈圈304、得到的埋置带306和氧化物硬掩模302之上淀积保形氮化物(例如，氮化硅)层或其它合适的材料层，并且定向蚀刻这种层形成氮化物隔离物402。然而，可以采用其它合适的方法形成氮化物隔离物402。氮化物隔离物402可以是大约1nm到大约30nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。
图5A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底100的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氧化物。参考图5A-C，得到的埋置带306的水平部分、隔离氧化物颈圈(图4A-C中的304)的一部分、氧化物硬掩模(图4A-C中的302)和体衬底102的一部分可以暴露于选择性的材料除去工艺。选择性的材料除去工艺可以包括各向同性氧化蚀刻(例如，湿或干蚀刻)和/或其它合适的方法。如此，可以除去隔离颈圈氧化物和氧化物硬掩模302的大部分，以便形成隔离颈圈空隙502并且露出衬垫氮化物106的一部分。如此，可以在得到的埋置带306周围形成隔离颈圈空隙502。注意，隔离颈圈空隙502的一部分可以暴露于工艺气体。
图6A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氮化物。参考图6A-C，氮化物隔离物402可以暴露于选择性的材料除去工艺，以便除去氮化物隔离物402。选择性的材料除去工艺可以包括例如剥离工艺或其它合适的方法。通过采用该工艺，可以除去衬垫氮化物层106的小部分。
图7A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底100的顶视图、剖面侧视图和剖面前视图，其中在衬底的隔离槽中淀积氧化物。参考图7A-C，可以形成氧化物保护层702。例如，可以通过在大约300℃到400℃的温度下通过无偏压的HDP淀积一致地淀积氧化层或其它合适的材料，以便形成氧化物保护层702(虽然可以采用更大或更小和/或不同的温度范围)。低温淀积可以防止被吸附在表面之上的反应物的迁移，并且可以促进表面边缘处的氧化物保护层702的形成。然而，可以采用其它合适的方法形成氧化物保护层702。该凹腔形可以堵塞对隔离空隙颈圈502的开口。氧化物保护层702可以是大约10nm到大约60nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。
图8A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底100的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氮化物。参考图8A-C，一致地淀积的空隙保护层702可以被氮化硅层802覆盖。可以使用CVD或其它合适的工艺淀积氮化硅层。氮化硅层802可以是大约2nm到大约20nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。
图9A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第一示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中用氧化物充满隔离槽。参考图9A-C，可以用氧化物材料充满隔离槽308，以便形成沟槽填充902，虽然可以使用其它合适的材料。可以用HDP氧化物完成填充工艺，虽然可以采用其它合适的工艺。在形成沟槽填充902之后，可以使用化学机械平面化(CMP)或其它合适的方法平面化沟槽填充902的上表面。
图10A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底1000的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氮化物和氧化物，并且在衬底上形成氮化物隔离物。第二示例性方法的这些步骤类似于参考图1A-3C介绍的步骤。衬底1000可以类似于在第一示例性方法期间采用的衬底100。当方便时，采用相同的数字表示衬底1000的对应于衬底100的元件。参考图10A-C，可以采用选择性的定向除去工艺除去体衬底102的一部分。如此，在埋置带205上可以露出大致垂直和大致水平的表面。更具体地，通过采用材料淀积工艺，例如化学气相淀积(CVD)或其它合适的方法继之以RIE或其它合适的方法，可以在衬垫氮化物层106的顶层和埋置带205(例如，圆形埋置带)的顶部的一部分上形成氧化物硬掩模1002。可以采用氧化物硬掩模1002以除去衬垫氮化物层106和/或衬垫氧化物层104的一部分。
在形成氧化物硬掩模1002之后，可以用氮化硅或其它合适的材料层一致地覆盖体衬底102的一部分、氧化物部分颈圈202、埋置带205和部分氧化物硬掩模1002。可以用来形成氮化硅层或其它合适材料的工艺包括CVD或其它合适的方法。氮化硅层或其它合适的材料可以暴露于定向材料除去工艺，例如，RIE或其它合适的方法，以便形成大致垂直的氮化硅隔离物1004。氮化物隔离物1004可以是大约1nm到大约30nm厚(虽然可以采用更大或更小和/或不同的厚度范围)。
图11A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底1000的顶视图、剖面侧视图和剖面前视图，其中可以从衬底上去掉硅和沟槽导电材料。参考图11A-C，氧化物硬掩模(图10A-C中的1002)、衬垫氮化物层106、导电材料层204、埋置带(图10A-C中的205)、体衬底102可以暴露于定向材料除去工艺。定向材料除去工艺可以包括例如RIE工艺或其它合适的方法。定向材料除去工艺可以有选择地除去导电材料层204、埋置带205、衬垫氮化物层106、氧化物部分颈圈(图10A-C中的202)和体衬底102的一部分。RIE可以除去氧化物硬掩模(图10A-C中的1002)。如此，可以形成包括得到的埋置带306的大致垂直的表面的隔离槽308。隔离槽308也可以包括大致水平的表面，可以由隔离氧化物颈圈304的一部分、得到的埋置带306和体衬底102的一部分组成。如此，可以露出隔离氧化物颈圈304的一部分。隔离槽308可以是大约22nm到大约500nm宽和大约0.2μm到大约1.5μm深(虽然可以采用更大或更小和/或不同的宽度和/或深度范围)。
图12A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底1000的顶视图、剖面侧视图和剖面前视图，其中从衬底上去掉氧化物。该步骤类似于参考图6A-C介绍的第一示例性方法的步骤，因此，在此不详细介绍。然而，当从衬底1000上蚀刻氧化物时，可以由氮化物隔离物1004保护衬垫氧化物层104。
图13A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底1000的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氧化物。该步骤类似于参考图7A-C介绍的第一示例性方法的步骤，因此，在此不详细介绍。
图14A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底1000的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氮化物。该步骤类似于参考图8A-C介绍的第一示例性方法的步骤，因此，在此不详细介绍。
图15A-C分别示出了根据本发明的实施例，按照形成隔离颈圈空隙的第二示例性方法的步骤，衬底的顶视图、剖面侧视图和剖面前视图，其中在衬底上淀积氧化物。该步骤类似于参考图9A-C介绍的第一示例性方法的步骤，因此，在此不详细介绍。
上述介绍仅公开了本发明的示例性实施例。以上公开的属于本发明的范围的装置和方法的改进对于本领域的普通技术人员将是容易的。例如，虽然以上介绍了隔离颈圈空隙，但是在一些实施例中，隔离颈圈可以由具有类似于空隙的介电常数(例如，近似为1)的材料形成。例如，隔离颈圈空隙可以用具有这种介电常数的材料充满。
因此，虽然已经结合其示例性实施例公开了本发明，但是很清楚，其它实施例可以属于由随后的权利要求书所确定的本发明的精神和范围。
权利要求
1.一种装置，包括在体衬底中在微电子器件的一个或多个部分周围形成的空隙；其中空隙适合于减小在微电子器件与体衬底之间的寄生泄漏。
2.根据权利要求1的装置，其中由微电子器件的一部分的侧壁与体衬底的侧壁确定空隙。
3.根据权利要求1的装置，其中空隙包括真空。
4.根据权利要求1的装置，其中空隙包括至少一种气体。
5.根据权利要求1的装置，其中由适合于防止物质进入到空隙中的空隙保护层覆盖空隙。
6.根据权利要求2的装置，其中由微电子器件的近似垂直的侧壁与体衬底的近似垂直的侧壁确定空隙。
7.根据权利要求2的装置，其中通过除去邻近微电子器件的所述一部分的所述侧壁和体衬底的所述侧壁的氧化物来形成空隙。
8.一种存储单元，包括在体衬底中形成微电子器件；以及在微电子器件的一个或多个部分的周围形成空隙；其中空隙适合于减小在微电子器件与体衬底之间的寄生泄漏。
9.根据权利要求8的存储单元，其中由微电子器件的一部分的侧壁与体衬底的侧壁确定空隙。
10.根据权利要求8的存储单元，其中空隙包括真空。
11.根据权利要求8的存储单元，其中空隙包括至少一种气体。
12.根据权利要求8的存储单元，其中由适合于防止物质进入到空隙中的空隙保护层覆盖空隙。
13.根据权利要求9的存储单元，其中由微电子器件的近似垂直的侧壁与体衬底的近似垂直的侧壁确定空隙。
14.根据权利要求9的存储单元，其中通过从微电子器件的一部分的所述侧壁和体衬底的所述侧壁上除去氧化物隔离物形成空隙。
15.一种方法，包括(a)提供包括微电子器件的衬底；以及(b)在衬底中在微电子器件的一部分的周围形成空隙。
16.根据权利要求15的方法，还包括在空隙之上形成适合于防止物质进入到空隙中的空隙保护层。
17.根据权利要求16的方法，其中形成空隙保护层包括在衬底上淀积氧化物层。
18.根据权利要求17的方法，其中在衬底上淀积氧化物层包括在大约300℃到大约400℃下采用高密度等离子体淀积，以淀积氧化物层。
19.根据权利要求15的方法，其中(b)包括除去在微电子器件的所述一部分的周围的氧化物。
20.根据权利要求15的方法，其中(b)包括沿衬垫氧化物层的侧壁形成氮化物隔离物。
全文摘要
在第一方案中，提供第一装置。第一装置包括在体衬底中在微电子器件的一个或多个部分周围形成的空隙。空隙适合于减小在微电子器件与体衬底之间的寄生泄漏。提供了大量其它方案。
文档编号H01L21/70GK1967841SQ20061013654
公开日2007年5月23日 申请日期2006年10月25日 优先权日2005年10月26日
发明者杰克·阿兰·迈德曼, 赫伯特·L.·霍, 程慷果 申请人:国际商业机器公司