专利名称：用聚硅氮烷基材料填充高深宽比隔离结构的制作方法
技术领域：
本发明的领域是在集成电路处理中填充高深宽比沟槽。
背景技术：
随着集成电路中基本规则(ground rule)尺寸的缩小，填充高深宽比沟槽的问题增多了，对于用在浅沟槽隔离工艺(STI)中的隔离沟槽尤为明显，该工艺通常被用于先进的处理中。
工业标准的填充材料和工艺一直是二氧化硅，SiO2和淀积高浓度等离子体(HDP)技术。由于其产生具有良好填充特性的高质量材料，所以此方法已经被广泛采用。集成电路设计者们已经使他们的结构和材料规格适应此工艺和材料。
由于硅是压电的，所以场效应晶体管，FET的特性受到作用在晶体管本体上的应力的影响。
在STI工艺中，隔离沟槽材料与晶体管本体的边缘接触，所以材料中应力的变化影响本体的特性，特别是阈值电压和晶体管驱动。
作为额外的考虑，制造集成电路所需的冗长的工艺通常是高度集成的，即，单个步骤中的变化能够影响在其之前和之后所执行的步骤的结果，有时影响的步骤不是其立刻之前或之后，而是被几个其它的步骤在时间上分开的。
因此改变一个工艺步骤是多维的或多因素的确定。新步骤产生较硬的、较薄的或较低密度的膜或花较少的时间削减是不够的。还要求新步骤在工艺的其它方面不产生超过益处的缺点。
在隔离沟槽填充的特别情况下，本发明关注的问题是填充高深宽比隔离沟槽而不引入空隙。
尽管HDP工艺典型地表现出非共形的淀积剖面，但应知道与大多数共形淀积工艺中一样，当填充高深宽比沟槽时其产生空隙和/或接缝。原因是材料淀积在深沟槽或孔的上表面并最终修剪，阻塞了顶部的开口，随后阻止材料进入到沟槽的底部。目前的HDP技术在填充深宽比大于4的结构中存在较大问题。
为了从隔离结构的顶部去除阻挡材料，大部分集成电路制造商使用复杂的填充隔离沟槽的顺序，包括淀积和刻蚀循环第一淀积第一湿法刻蚀(去除顶部的阻挡材料)第二淀积第二湿法刻蚀第三淀积等等(过填充孔)其它的处理可包括干法刻蚀降低厚度，随后是化学机械抛光(CMP)。
这明显是昂贵的工艺，人们强烈期望有一种较少步骤和较低成本的能产生等价填充材料的工艺。
如上所述，对确定引入新工艺的必要考虑是其优点，例如，较低的成本，是否超过其缺点。特别地，该工艺的密度、刻蚀阻力和应力是否足够接近HDP氧化物的特性，使该工艺不需要较多修订。
如果在建立隔离结构之前在芯片上已经形成具有与其相关的热预算(意味着对元件可以暴露的时间和温度的限制)的至少一个p-n结或其它结构，则另一个非常重要的问题是隔离结构的温度预算。这对于任何不同的材料(例如Si/SiGe界面产生应变硅，等等)也是实际的。如果在隔离结构之前建立了任何这样的结或不同的材料界面(总体称为具有热预算的电路元件)，则隔离温度预算的改变(增加)导致掺杂剂内部扩散(或材料内部扩散)，并导致器件劣化。通常，材料扩散和掺杂剂浓度分布曲线中的任何改变将极有可能使器件性能下降。
一个相关的例子是垂直晶体管DRAM/eDRAM，如果As的外扩散持续的时间足够在两个掩埋跨接片之间移动，则两个临近的电容器能够互相串扰。由于在隔离结构之前建立了深沟槽电容器，所以隔离处理的温度预算不应超过深沟槽电容器的温度预算，以防止过度的As外扩散。
已知旋涂材料(spin on material)具有极好的填充特性，称作旋涂玻璃(SOG)或旋涂电介质(SOD)。
还知道这些材料的其它特性比HDP氧化物(也称作HDP)的特性差很多。
例如，旋涂玻璃具有张应力、高的湿法刻蚀速率并且不是热稳定的。
已经使用具有好的填充特性的被称作聚硅氮烷的材料做了一些研究。该材料具有结构式[SiNR1R2NR3]n，其中R1、R2和R3在无机的聚硅氮烷中都是氢，在有机的聚硅氮烷中是烷基、芳基或烷氧基的有机基。出于方便，术语聚硅氮烷将被简略为硅氮烷。
该材料具有1000至10000之间的分子量。对于旋涂步骤其被溶解在溶剂中使用。在相对较低的温度(低于约350摄氏度)下在预烘烤中驱除了溶剂，并通过在不同的环境中加热固化该材料。
三星公司在硅氮烷的各种应用中已经做了研究，包括在第一层面金属下面的一个中间层面电介质膜(UK专利GB2361937)，其中推荐的膜在温度900摄氏度和1000摄氏度之间在水蒸汽中退火。此参考使用预烘烤和高温蒸汽(有水蒸气)烘烤的两步工艺，不考虑所得应力或CMP。唯一的平坦化由旋涂工艺提供。
三星集团的另一个参考文献，2002年IEEE Symposium on VLSITechnology Digest of Technical Papers中，IEEE 2002，第132，133页(0-7803-7312-X/02)的“Void-Free and Low Stress ShallowTrench Isolation Technology using P-SOG for sub-0.1um Device”，公开了一种使用在氧化环境中在700摄氏度时退火(之前是湿法刻蚀凹坑)和随后的HDP氧化物覆盖及HDP氧化物的CMP的硅氮烷工艺。
三星集团的其它参考文献，2002年6月13日公开号为US2002/0072246 A1的申请和2001 IEEE，0-7803-7052-X/01的“AHighly Manufacturable，Low Thermal Budget，Void and Seam FreePre-Metals Dielectric Process Using New SOG for beyond 60nmDRAM and Other Device”公开了一种三步工艺，用于在第一层面金属下形成中间层面电介质，其中在温度350摄氏度和500摄氏度之间执行第一烘烤。在600和1200摄氏度之间宽的温度范围内执行退火工艺，在氧化环境中更佳。
这些参考文献讲授了在烘烤步骤(低于500摄氏度)和退火步骤之间使用CMP工艺。
前面的参考文献举例说明了半导体工艺集成应用是相当特别的。如果应力不是晶体管被设计的应力，或如果在主要用于去除结构的另一部分的刻蚀步骤中，膜刻蚀太快和去除太多，或如果在随后的关键且不能改变的高温步骤期间膜被损坏，则该工艺形成绝缘的膜是不够的。隔离电介质退火不移动芯片上任何预先存在的p-n结构和介面也是重要的。
技术人员不断寻找一种隔离沟槽填充工艺，其能够满意地执行隔离的基本工作，并且应力和刻蚀阻力接近工业标准HDP氧化物的应力和刻蚀阻力。
发明内容
本发明涉及一种在硅集成电路中填充隔离沟槽的方法，该电路在隔离结构建立之前至少具有一个p-n结或不同材料界面。
本发明的一个方面是在先前结的温度预算限制内生产无空隙的具有压缩应力的热稳定材料。
本发明的一个方面是应力转换步骤，从张应力到压缩应力转换材料中的应力。
本发明的另一方面是应力转换步骤之后在干环境中退火。
本发明的另一方面是蒸汽环境中的第一加热步骤之后在干环境中退火。
本发明的另一方面是能够使全部允许的器件温度预算和退火步骤相适应，以调整最终材料的应力和湿法刻蚀速率。
图1A-1C说明在本发明期间衬底的一部分；图2A、2B说明涂敷HDP覆盖层的可选步骤；图3说明凹角轮廓孔的填充；图4说明不同处理产生的材料应力图；图5说明不同处理产生的相对刻蚀速率图；图6说明不同处理产生的相对刻蚀速率图；图7说明不同处理产生的材料成分图。
具体实施例方式
图1中给出了SOD涂敷中的基本顺序，其中具有衬垫氮化物/氧化物20的硅衬底10上已经通过任何方便的工艺例如，活性离子刻蚀，刻蚀了一组孔。该图显示了两种尺寸的孔用于举例说明，实际的晶片将有各种数值的孔间间隔和孔的宽度以及不同的深度。变化可以由单个刻蚀工艺中取决于例如图形密度的波动而产生，或者由同时填充两个在不同工艺中形成的孔而产生。
在图1A的右侧，孔34具有宽度48，深度46，深宽比为46/48。孔32具有宽度44，深度42，深宽比为42/44。孔32的深宽比高于孔34的深宽比是显而易见的，所以正在讨论的该工艺需要适应深宽比的范围。
在该工艺过程中，称为旋涂电介质(SOD)或旋涂玻璃(SOG)的沟槽电介质材料填充物质将被涂敷在晶片上，转动晶片以使该材料在其表面上十分均匀地散开。具有适当地低粘性的材料将渗透到不同的孔并过填充，在衬底20的上表面上形成上表面52。图1B中给出了该结果。
然后通过CMP或通过深刻蚀步骤去除过填充的材料来平坦化该晶片，如图1C所示。图1C中还给出了在氧化环境中退火该材料时沿着孔的侧面形成的一层额外的氧化物57。在含有水蒸气的常规退火步骤中，将硅氮烷中的氮和氢转换成脱离该材料的氨和分子氢，留下的剩余物基本是硅氧化物。氧的存在有助于使Si-N键转换成Si-O键。最终材料的特性将取决于转换已经完成的程度。
图2A和2B给出了本发明一个可选的方面，其中通过任何常规的刻蚀使硅氮烷填充54凹陷，以及通过标准的技术淀积HDP的覆盖层62并使用CMP平坦化。
本领域技术人员将理解，如果硅氮烷层54的应力接近HDP层62的应力则该工艺将更加一致且结果更好。
旋涂材料具有共知的特性，它们能填充诸如化学气相淀积等工艺不能填充的各种的孔剖面。现参照图3，所说明的孔310具有凹角剖面，意味着在或靠近孔的顶部处有至少一个横向尺寸B小于相应的横向尺寸A的水平线。当在倾向于光滑的壁上已经形成凹坑时，由于设计或偶然这会出现在沟槽电容器的情况中。
图3C给出了CVD涂敷的结果，在材料320’的本体中已经形成空隙325。相对的，图3B给出了旋涂的结果，该涂敷均匀地填充了孔。
技术人员众所周知，称为窄沟槽隔离或STI的隔离沟槽的工业标准材料是高浓度等离子体氧化物(HDP氧化物)，当深宽比约大于4时(假设垂直的沟槽侧壁剖面)其将不能均匀地填充孔。
在现代的处理中，对增加芯片上的特征密度有非常强的压力，所以深宽比被恒定地增加。工艺工程师们现在正研究填充深宽比在约为10的范围内的沟槽，并计划填充具有更高深宽比的沟槽。各种复杂的和昂贵的计划被用于填充高深宽比的沟槽，包括淀积全部材料的一部分，清除孔的顶上部分以使新材料不被阻挡，然后填充第二部分，等等。
虽然旋涂材料有非常好的填充特性，由于没有旋涂材料是目前可接受的，所以工艺工程师们转到此计划。在隔离沟槽的情况下，填充的沟槽绝缘，即不导电是不够的。工艺集成要求该工艺中的步骤和所得材料的特性必须与其余的工艺和结构一致。
由于一直发展目前使用的工艺使其与HDP氧化物的特性一致，所以将需要大量的努力来改变那些目前的工艺。如果能够仿效HDP材料的材料特性发展旋涂工艺，这将具有极大地优势。
本发明人已经认识到调整旋涂材料的应力、成分和湿法刻蚀阻力使其与HDP氧化物的类似是可能的。
按照制造者的推荐来处理聚硅氮烷，产生特性与HDP特性差别很大的最终的材料，其具有小的刻蚀阻力、张应力和低的密度。
按照本发明，处理步骤的顺序如下将分子量在2000至4000范围内的旋涂硅氮烷溶解在溶剂，例如二丁醚中；在温度范围为100至450摄氏度的氧气环境(400至700托)中预烘烤20至120分钟；在温度范围为450至800摄氏度的水蒸气中执行第一退火20至120分钟；倘若前一层面的温度预算允许在温度为800至1200摄氏度之间的没有水蒸气的氧环境(400至700托)中执行第二退火20至120分钟。
通过CMP平坦化该合成膜。
对于深STI沟槽(深宽比大于6)，额外的步骤是在CMP之后，在温度范围为450至800摄氏度的水蒸气中额外退火20至120分钟，以确保沟槽底部的材料被氧化，并从Si-N键转换成Si-O键。
能够通过改变处理参数而改变最终产品的参数，这是本发明的有益特点。示例性地，最终材料是低杂质沾污的高质量氧化物；在900摄氏度具有小于1.5的湿法刻蚀去除比例(WERR)；具有范围为0.1至2Gdynes/cm2的压缩膜应力；能够被采用标准浆的CMP平坦化；在温度大于1000摄氏度时是热稳定的；以及具有优于HDP氧化物的厚度均匀性(小于1％sigma)。
现参照图4，图中给出了在蒸汽和氧环境中退火的硅氮膜中的材料应力。点410给出了HDP氧化物的典型值。曲线420给出了在700和900摄氏度之间蒸汽退火的结果。正如图中所见，在800摄氏度和900摄氏度的点十分靠近HDP，而在氧环境中退火的膜的结果(曲线430)具有张应力。
图5给出了湿法刻蚀速率比例，即该讨论的膜的刻蚀速率对热氧化物的速率的比例，的相应曲线。该刻蚀材料是缓冲的氢氟酸(BHF)。在曲线520上，在800和900摄氏度下蒸汽退火的结果又一次非常类似于HDP氧化物的结果点510，而氧退火的结果曲线530是非常高的(具有较小的刻蚀阻力)。
图6给出了所得氧化物的折射系数的相应结果。该折射系数是材料密度的测量值，也是硅与氧的化学计量比。
此外，曲线620(蒸汽退火)更靠近HDP氧化物的典型的点610，而氧退火的曲线630上的点是明显不同的。
图7给出了在两个不同温度(在蒸汽中)下退火之后的膜的成分。在700摄氏度时C(曲线C)、N(曲线NSi)和氢(曲线H)的剩余浓度高于在1000摄氏度的剩余浓度。
尽管非常高的温度蒸汽退火(1000摄氏度)生产的膜具有低的杂质水平，但是如果先前层面的结具有较低的温度预算限制，则显而易见其不能被使用。在垂直晶体管的情况下，经常在晶体管已经形成之后形成STI，在100纳米垂直DRAM基本规则中禁止采取例如高于900摄氏度的任何延长(大于10分钟)的退火。
另一个共知的硅的高温蒸汽氧化的问题是缺陷的形成，缺陷降低了掺杂剂(例如，B、P、As等)扩散的激活能，并随之增加了它们的扩散系数(所谓的氧增强扩散(OED))。此结果反过来导致了在先前的p-n结剖面中更大的不利改变。
还发现，高于800摄氏度的蒸汽氧化在晶片(块状的、外延的或SOI)中产生硅的过氧化，其能够劣化有源区中形成的晶体管的参数。厚氧化物膜(大于300埃)生长在STI侧壁(尤其是顶部角落部分)上，并在临近的有源区中产生应力，也增加了缺陷数量。在衬垫SiN剥除和随后的刻蚀和退火处理步骤之后，在顶部STI角落容易形成缺陷。有源区中的应力可以依照电路设计而改变。本发明提供益处在于新沟槽材料不改变晶体管被设计的应力。
一旦硅氮烷膜经历了第一次800摄氏度蒸汽退火，则其在温度大于800摄氏度的氧中进行第二次退火是有益的。这样的退火还可以降低湿法刻蚀速率比例(至热氧化物的比例的约1.1倍)，并保持膜应力压缩在0.5至2Gdynes/cm2以内。
通过改变蒸汽退火和氧退火的时间能够调节或调整最终的膜的特性。
尽管已经用单个优选实施方式说明了本发明，但是本领域技术人员应该认识到，在下面的权利要求的实质与范围内，能够以各种版本实施本发明。
权利要求
1.一种形成含有一组具有与其相关的热预算的热敏电路元件和一组隔离沟槽的集成电路的方法，包括以下步骤提供硅衬底；在形成隔离结构之前形成至少一个具有热预算的电路元件；在所述硅衬底中刻蚀该组沟槽；使用含有硅氮烷的旋涂沟槽电介质材料填充该组沟槽；在低于约450摄氏度的温度下加热所述衬底；通过在温度约450摄氏度与约900摄氏度之间的含有H2O的环境中加热，将所述的沟槽电介质材料中的应力从张应力转换成压缩应力；通过在高于800摄氏度的温度下在含有O2的环境中加热，对所述衬底退火；和完成所述集成电路。
2.如权利要求1所述的方法，其中应力转换步骤的时间和退火步骤的时间是相关的，以使热敏部件的热预算不被超过。
3.如权利要求1所述的方法，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
4.如权利要求2所述的方法，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
5.如权利要求2所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
6.如权利要求3所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
7.如权利要求4所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
8.如权利要求1所述的方法，其中所述沟槽具有大于6的深宽比；在O2环境中退火的步骤之后通过CMP平坦化该沟槽电介质材料；和在平坦化的步骤之后在含有水蒸汽的环境中执行退火，执行的时间足够使该沟槽底部的沟槽电介质材料中的Si-N键转换成Si-O键。
9.如权利要求8所述的方法，其中应力转换步骤的时间和退火步骤的时间是相关的，以使热敏部件的热预算不被超过。
10.如权利要求8所述的方法，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
11.如权利要求9所述的方法，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
12.如权利要求9所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
13.如权利要求10所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
14.如权利要求11所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
15.一种形成含有一组电路元件和一组隔离沟槽的集成电路的方法，包括以下步骤提供硅衬底；在所述硅衬底上刻蚀该组沟槽；使用含有硅氮烷的旋涂沟槽电介质材料填充该组沟槽；在低于约450摄氏度的温度下加热所述衬底；通过在温度约450摄氏度与约900摄氏度之间的含有H2O的环境中加热，将所述的沟槽电介质材料中的应力从张应力转换成压缩应力；通过在高于800摄氏度的温度下在含有O2的环境中加热，对所述衬底退火；和完成所述集成电路。
16.如权利要求15所述的方法，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
17.如权利要求16所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR不大于设计值。
18.如权利要求17所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
19.一种形成含有一组具有与其相关的热预算的热敏垂直晶体管DRAM单元和一组隔离沟槽的集成电路的方法，包括以下步骤提供硅衬底；在形成隔离结构之前形成至少一个具有热预算的垂直晶体管DRAM单元；在所述硅衬底中刻蚀该组沟槽；使用含有硅氮烷的旋涂沟槽电介质材料填充该组沟槽；在低于约450摄氏度的温度下加热所述衬底；通过在温度约450摄氏度与约900摄氏度之间的含有H2O的环境中加热，将所述的沟槽电介质材料中的应力从张应力转换成压缩应力；通过在高于800摄氏度的温度下在含有O2的环境中加热，对所述衬底退火；和完成所述集成电路。
20.如权利要求19所述的方法，其中应力转换步骤的时间和退火步骤的时间是相关的，以使垂直晶体管DRAM单元的热预算不被超过。
21.如权利要求19所述的方法，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
22.如权利要求20所述的方法，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
23.如权利要求20所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
24.如权利要求21所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
25.如权利要求22所述的方法，其中在含有O2的环境中执行加热所述衬底的步骤达调整时间，以使最终材料的WERR基本上等于设计值。
26.一种集成电路，其在硅衬底中含有一组具有与其相关的热预算的热敏电路元件和一组隔离沟槽，其中已经使用含有硅氮烷的旋涂沟槽电介质材料填充该组沟槽；已经在低于约450摄氏度的温度下加热所述衬底；所述沟槽电介质材料中的应力是压缩应力，该应力是通过在温度约450摄氏度与约900摄氏度之间的含有H2O的环境中加热，从张应力转换成压缩应力的；和通过在高于800摄氏度的温度下在含有O2的环境中加热，所述衬底已经被退火。
27.如权利要求26所述的电路，其中应力转换步骤的时间和退火步骤的时间是相关的，以使热敏部件的热预算不被超过。
28.如权利要求26所述的电路，其中所述应力转换步骤和所述退火步骤是相关的，以使所得材料具有在0.1至2Gdynes/cm2范围内的压缩应力和约小于2的WERR。
29.如权利要求26所述的电路，其中一个子组的隔离沟槽围绕含有晶体管的晶体管区域；并且应力转换步骤的时间和温度应使电介质沟槽材料中的应力不大于设计限制值。
30.如权利要求29所述的电路，其中应力转换步骤的时间和温度应使电介质沟槽材料中的应力基本上等于设计值。
31.如权利要求26所述的电路，其中应力转换步骤和退火步骤的时间和温度应使电介质沟槽材料中的应力基本上等于通过HDP技术淀积的氧化物的应力。
32.如权利要求29所述的电路，其中应力转换步骤和退火步骤的时间和温度应使电介质沟槽材料中的应力基本上等于通过HDP技术淀积的氧化物的应力。
全文摘要
使用一种工艺填充具有深宽比达到60的含有垂直FET(或任何之前层面的p－n结或不同材料界面)的隔离沟槽和电容器，该工艺包括涂敷基于硅氮烷的且具有低分子量的旋涂材料；在温度低于约450摄氏度的氧环境中预烘烤涂敷的材料；通过在450摄氏度与800摄氏度之间的中间温度下在H
文档编号H01L21/76GK1574277SQ20041004733
公开日2005年2月2日 申请日期2004年6月2日 优先权日2003年6月3日
发明者迈克尔·P·别尔彦斯基, 拉曼·迪瓦卡若尼, 拉尔蒂斯·伊科诺米克斯, 拉甲若·加米, 小肯尼思·T·赛特米尔, 帕卓克·C·谢弗 申请人:国际商业机器公司