芯片隔离部集成的射频识别标签及其制造方法以及包含其的系统的制作方法

专利名称：芯片隔离部集成的射频识别标签及其制造方法以及包含其的系统的制作方法
技术领域：
实施例通常涉及芯片级的设备集成。
背景技术：
由于微电子设备的尺寸越来越小，所以在诸如管芯分选和管芯装配的 处理过程中以及装运后的产品识别是一个越来越大的难题。对于原始设备
制造商(OEM)以及其他终端用户来说，叠层芯片尺寸封装(SCSP)缺乏足够的 产品识别。


为了说明获得各实施例的方式，将参考在所附各图中示出的示例性实 施例，给出以上简述的各实施例的更具体说明。要知道这些附图仅表明典 型的实施例，并不必按比例绘制这些图，因此也不要认为它们将限制本发 明范围，下面将用所附各图来说明并解释这些具有附加特性和细节的实施
例，其中
图1是根据一个实施例在两个微电子管芯(die)之间的隔离部(spacer)结 构中的射频识别装置(RFID)标签的横截立面图2是根据一个实施例连同天线一起的RFID标签隔离部的平面图； 图3是根据一个实施例在两个微电子管芯之间的RFID标签隔离部的横
截立面图4是根据一个实施例在两个微电子管芯之间的RFID标签隔离部的横 截立面图5是根据一个实施例在两个微电子管芯之间的RFID标签隔离部的横 截立面图6是根据一个实施例与安装基底整合在一起的RFID标签隔离部的横 截立面图；图7是根据一个实施例在倒装芯片与弓I线键合芯片之间的RFID标签隔 离部的横截立面图8是根据一个实施例与安装基底整合在一起的RFID标签隔离部的横 截立面图9是说明方法流程实施例的流程图10是说明根据一个实施例的计算系统的剖切立面图11是根据一个实施例的计算系统示意图。
具体实施例方式
本公开中的实施例涉及一种在隔离部结构中包含射频识别标签(RFID) 的装置，所述隔离部结构布置在IC管芯附近的芯片级尺寸空间中。多个实 施例涉及包含RFID标签隔离部结构的叠层芯片尺寸封装(SCSP)，所述 RPID标签隔离部结构诸如是两个叠层芯片之间的含硅间隔。多个实施例涉 及隔离部结构中的RFID标签布置在管芯和基底中。多个实施例还涉及将这 种RFID标签与IC管芯装配在一起的方法。多个实施例还涉及加入了管芯 级RFID标签的计算系统。多个实施例还涉及将RFID标签布置在基底中的 计算系统。
下文的说明中包括诸如上、下、第一、第二等的术语，这些术语仅用 于说明目的而不能理解为限制性的。本文说明的装置或物品的实施例可以 在多个地点和方向制造、使用或运送。术语"管芯"和"芯片"通常指的 是作为经各种处理过程变为所期望集成电路设备的基本加工件的物理对 象。管芯通常是从晶圆(wafer)分离出来的，晶圆可以由半导体材料、非半 导体材料以及半导体和非半导体组合材料制成。通常是树脂浸透玻璃纤维 结构的板材用作该管芯的安装基底。
现在将参见所附各图，其中为相同结构提供相同的后缀参考命名。为 了更清楚地示出各实施例的结构，本文所包括的各图是集成电路结构的图 解表示。这样，所构造结构的实际外观(例如在显微照片中的外观)可能看起 来会不同，但仍与所示实施例的基本结构一致。此外，附图示出了理解所 述实施例所必需的结构。为保证附图清楚，没有包括本领域内已知的附加 结构。图1是根据一个实施例在两个微电子管芯之间的隔离部结构中的射频
识别装置(RFID)标签的横截立面图。封装100包括具有有源面112和背 面114的第一管芯。将RPID标签隔离部116布置在第一管芯110的有源面 112上。在一个实施例中，将第一管芯110引线键合到安装基底118上。通 过至少一条键合线完成该引线键合，参考标号120示出了其中一条键合线。 在一个实施例中，安装基底118通过多个电凸点(bump)与外界进行电通信， 参考标号122示出了其中的一个凸点。在一个实施例中，第一管芯110是 诸如由加利福尼亚州圣克拉拉的英特尔(Intd)公司制造的处理器的逻辑芯 片。在一个实施例中，第一管芯110是存储器芯片。在一个实施例中，第 --管芯110是数字信号处理器(DSP)芯片。
在一个实施例中，将第二管芯124布置在RFID标签隔离部116上。在 该实施例中，第二管芯124包括有源面126和背面128。将RFID标签隔离 部116布置在第二管芯124的背面128上。在一个实施例中，将第二管芯 124引线键合到安装基底118上。通过至少一条键合线完成该引线键合，将 其中一条键合线表示为参考标号130。
在一个实施例中，第一管芯110是诸如处理器的逻辑芯片，第二管芯 124是诸如闪存的存储器芯片。在一个实施例中，第一管芯110是存储器芯 片，第二管芯124是处理器。在一个实施例中，第一管芯110是逻辑芯片， 第二管芯124是DSP管芯。现在很显然，第一管芯IIO和第二管芯124可 以是处理器、存储器和DSP芯片的任意组合。这些组合之一包括两个处理 器。这些组合之一包括一个处理器和一个存储芯片。这些组合之一包括两 个存储芯片。这些组合之一包括一个DSP芯片，以之代替存储芯片或处理 器。这些组合之一包括在处理器或存储芯片中的嵌入式DSP芯片。
图2是根据一个实施例在隔离部结构116中连同天线234 —起的RFID 标签232的平面图200。出于说明目的，使用了图1的RFID标签隔离部结 构116。在一个实施例中，RFID标签232是单独的IC芯片，该IC芯片包 括根据常规技术的集成RFID电路。因此，在RFID电路中包含数字存储器， 使得该数字存储器中包含诸如生产批次、生产地点、晶圆ID以及其他信息 的产品信息。在一个实施例中，RFID标签232包括作为常规技术RFID电 路一部分的至少一个组件。在一个实施例中，RFID标签232包括IC芯片和作为常规技术RFID电路一部分的至少一个组件。将天线234描述成与 RFID标签232相连的螺线(spiml)天线，得到常规技术RFID收发器。在一 个实施例中，用螺旋(helical)天线代替螺线(spiral)天线。
在一个实施例中，将组合的RFID收发器232、 234布置在隔离部结构 116中，该隔离部结构116是诸如弹性基底有机材料。在一个实施例中，将 组合的RFID收发器232、 234布置在隔离部结构116中，该隔离部结构116 是诸如硅氧化物的无机材料。在一个实施例中，将组合的RFID收发器232、 234布置在隔离部结构116中，该隔离部结构116是诸如多晶硅分布的无机 材料。下文中，将布置在结构116中的RFID收发器232、 234作为一个单 元称为RFID标签隔离部116。
在一个实施例中，RFID标签隔离部116具有从约0.5 y m(微米)到约100 "m范围的厚度。在一个实施例中，RFID标签隔离部116具有从约lum 到约60um范围的厚度。在一个实施例中，RFID标签隔离部116具有从约 2um到约20um范围的厚度。
再参看图1， RFID标签隔离部116不与第一管芯110或第二管芯124 中的任何一个电连接。因此，根据一个实施例，RFID标签隔离部116是能
使用所施加的辐射能量返回识别信号的独立收发器。
图3是根据一个实施例在两个微电子管芯之间的RFID标签隔离部的横 截立面图。封装300包括具有有源面312和背面314的第一管芯310。将 RFID标签隔离部316布置在第一管芯310的有源面312上。在一个实施例 中，将第一管芯310引线键合到安装基底318上。通过至少一条键合线完 成引线键合，将其中一条键合线示出为参考标号320。在一个实施例中，安 装基底318通过多个电凸点(bump)与外界进行电通信，以参考标号322表
示其中的一个电凸点。
在一个实施例中，将第二管芯324布置在RFID标签隔离部316上。在 该实施例中，第二管芯324包括有源面326和背面328。将RFID标签隔离 部316布置在第二管芯324的背面328上。在一个实施例中，将第二管芯 324引线键合到安装基底318上。通过至少一条键合线完成该引线键合，将 其中一条键合线表示为参考标号330。
在该实施例中，通过RFID键合线332将RFID标签隔离部316与第二管芯324电耦合。因此，RFID标签隔离部316能从第二管芯324接收功率 和/或信号通信。在一个实施例中，根据一个实施例，RFID标签隔离部316 中的收发器能使用所施加的辐射能量返回识别信号。
在一个实施例中，第一管芯310是诸如处理器的逻辑芯片，第二管芯 324是存储器芯片。在一个实施例中，第一管芯310是存储器芯片，第二管 芯324是处理器。在一个实施例中，第一管芯310是逻辑芯片，第二管芯 324是DSP管芯。现在很显然，第一管芯310和第二管芯324可以是处理 器、存储器和DSP芯片的任意组合。这些组合之一包括两个处理器。这些 组合之一包括一个处理器和一个存储芯片。这些组合之一包括两个存储芯 片。这些组合之一包括一个DSP芯片，以之代替存储芯片或处理器。这些 组合之一包括在处理器或存储芯片中嵌入的DSP芯片。
图4是根据一个实施例在两个微电子管芯之间的RPID标签隔离部的横 截立面图。封装400包括具有有源面412和背面414的第一管芯410。将 RFID标签隔离部416布置在第一管芯410的有源面412上。在一个实施例 中，将第一管芯410引线键合到安装基底418上。通过至少一条键合线完 成引线键合，将其中一条键合线表示为参考标号420。在一个实施例中，安 装基底418通过多个电凸点与外界进行电通信，以参考标号422来表示其 中的一个电凸点。
在一个实施例中，将第二管芯424布置在RFID标签隔离部416上。在 该实施例中，第二管芯424包括有源面426和背面428。将RFID标签隔离 部416布置在第二管芯424的背面428上。在一个实施例中，将第二管芯 424引线键合到安装基底418上。通过至少一条键合线完成该引线键合，将 其中一条键合线表示为参考标号430。
在该实施例中，通过RFID键合线434将RFID标签隔离部416与安装 基底418电连接。因此，RFID标签隔离部416能从安装基底418接收功率 和/或信号通信。在一个实施例中，根据一个实施例，RFID标签隔离部416 中的收发器能使用所施加的辐射能量返回识别信号。
在一个实施例中，第一管芯410是诸如处理器的逻辑芯片，第二管芯 424是存储器芯片。在一个实施例中，第一管芯410是存储器芯片，第二管 芯424是处理器。在一个实施例中，第一管芯410是逻辑芯片，第二管芯424是DSP管芯。现在很显然，第一管芯410和第二管芯424可以是处理 器、存储器和DSP芯片的任意组合。这些组合之一包括两个处理器。这些 组合之一包括一个处理器和一个存储器芯片。这些组合之一包括两个存储 器芯片。这些组合之一包括一个DSP芯片，以之代替存储器芯片或处理器。 这些组合之一包括在处理器或存储器芯片中嵌入的DSP芯片。
图5是根据一个实施例在两个微电子管芯之间的RFID标签隔离部的横 截立面图。封装500包括具有有源面512和背面514的第一管芯510。将 RFID标签隔离部516布置在第一管芯510的有源面512上。在一个实施例 中，将第一管芯510引线键合到安装基底518上。通过至少一条键合线完 成引线键合，将其中一条键合线表示为参考标号520。在一个实施例中，安 装基底518通过多个电凸点与外界进行电通信，以参考标号522来表示其 中的一个凸点。
在一个实施例中，将第二管芯524布置在RFID标签隔离部516上。在 该实施例中，第二管芯524包括有源面526和背面528。将RFID标签隔离 部516布置在第二管芯524的背面528上。在一个实施例中，将第二管芯 524引线键合到安装基底518上。通过至少一条键合线完成该引线键合，将 其中一条键合线表示为参考标号530。
在该实施例中，通过RFID键合线536将RFID标签隔离部516与第一 管芯510在有源面512上电耦合。因此，RFID标签隔离部516能从第一管 芯510接收功率和/或信号通信。在一个实施例中，根据一个实施例，RFID 标签隔离部516中的收发器能使用所施加的辐射能量返回识别信号。
在一个实施例中，第一管芯510是诸如处理器的逻辑芯片，第二管芯 524是存储器芯片。在一个实施例中，第一管芯510是存储器芯片，第二管 芯524是处理器。在一个实施例中，第一管芯510是逻辑芯片，第二管芯 524是DSP管芯。现在很显然，第一管芯510和第二管芯524可以是处理 器、存储器和DSP芯片的任意组合。这些组合之一包括两个处理器。这些 组合之一包括一个处理器和一个存储器芯片。这些组合之一包括两个存储 器芯片。这些组合之一包括一个DSP芯片，以之代替存储器芯片或处理器。 这些组合之一包括在处理器或存储器芯片中嵌入的DSP芯片。
图6是根据一个实施例在与安装基底整合在一起的隔离部结构中的RFID标签的横截立面图。封装600包括具有有源面612和背面614的第一 管芯610。将RFID标签隔离部616整合到安装基底618中。因此，将RFID 标签隔离部616布置在第一管芯610的背面614上。在一个实施例中，将 第一管芯610引线键合到安装基底618上。通过至少一条键合线完成引线 键合，将其中一条键合线表示为参考标号620。在一个实施例中，安装基底 618通过多个电凸点与外界进行电通信，以参考标号622来表示其中的一个 电凸点。
在一个实施例中，通过使用胶粘剂638将第二管芯624布置在第一管 芯610之上。在该实施例中，第二管芯624包括有源面626和背面628。在 一个实施例中，将第二管芯624引线键合到安装基底618上。通过至少一 条键合线完成该引线键合，将其中一条键合线表示为参考标号630。
在该实施例中，RFID标签隔离部616不与第一管芯610或第二管芯624 中的任何一个电连接。因此，根据一个实施例，RFID标签隔离部616是能 使用所施加的辐射能量返回识别信号的独立收发器。
在一个实施例中，第一管芯610是诸如处理器的逻辑芯片，第二管芯 624是存储器芯片。在一个实施例中，第一管芯610是存储器芯片，第二管 芯624是处理器。在一个实施例中，第一管芯610是逻辑芯片，第二管芯 624是DSP管芯。现在很显然，第一管芯610和第二管芯624可以是处理 器、存储器和DSP芯片的任意组合。这些组合之一包括两个处理器。这些 组合之一包括一个处理器和一个存储器芯片。这些组合之一包括两个存储 器芯片。这些组合之一包括一个DSP芯片，以之代替存储器芯片或处理器。 这些组合之一在包括在处理器或存储器芯片中嵌入的DSP芯片。
图7是根据一个实施例在倒装芯片和引线键合芯片之间的RFID标签隔 离部的横截立面图。封装700包括具有有源面712和背面714的第一管芯 710。将RFID标签隔离部716布置在第一管芯710的背面714上。在一个 实施例中，将第一管芯710倒装键合到安装基底718上。通过至少一个电 凸点完成倒装键合，将其中一个凸点表示为参考标号720。在一个实施例中， 安装基底718通过多个电凸点与外界进行电通信，以参考标号722来表示 其中的一个凸点。在一个实施例中，第一管芯710是逻辑芯片。在一个实 施例中，第一管芯710是存储器芯片。在一个实施例中，第一管芯710是DSP芯片。
在一个实施例中，将第二管芯724布置在RFID标签隔离部716上。在 该实施例中，第二管芯724包括有源面726和背面728。将RFID标签隔离 部716布置在第二管芯724的背面728上。在一个实施例中，将第二管芯 724引线键合到安装基底718上。通过至少一条键合线完成该引线键合，将 其中一条键合线表示为参考标号730。
在一个实施例中，第一管芯710是诸如处理器的逻辑芯片，第二管芯 724是存储器芯片。在一个实施例中，第一管芯710是存储器芯片，第二管 芯724是处理器。在一个实施例中，第一管芯710是逻辑芯片，第二管芯 724是DSP管芯。现在很显然，第一管芯710和第二管芯724可以是处理 器、存储器和DSP芯片的任意组合。这些组合之一包括两个处理器。这些 组合之一包括一个处理器和一个存储器芯片。这些组合之一包括两个存储 器芯片。这些组合之一包括一个DSP芯片，以之代替存储器芯片或处理器。 这些组合之一包括在处理器或存储器芯片中嵌入的DSP芯片。
正如所说明的，RFID标签隔离部716不与第一管芯710、第二管芯724 以及安装基底718的任意一个电耦合。在一个实施例中，如图4所示，倒 装芯片710与RFID标签隔离部716电耦合，其中通过键合线730和电凸点 720进行电耦合。正如本公开所述的各种实施例所说明的，可以实现其它的 电耦合实施例，诸如RFID标签隔离部716到第一管芯710以及到第二管芯 724的电耦合。
图8是根据一个实施例在与安装基底整合在一起的隔离部结构中的 RFID标签的横截立面图。封装800包括具有有源面812和背面814的第一 管芯810。将RFID标签隔离部816整合在安装基底818中。将第一管芯810 倒装布置在安装基底818上。通过至少一个电凸点完成倒装键合，将其中 一个电凸点表示为参考标号820。因此，将RFID标签隔离部816实际布置 在第一管芯810的有源面812上。在一个实施例中，安装基底818通过多 个电凸点与外界进行电通信，以参考标号822来表示其中的一个电凸点。
在一个实施例中，通过使用胶粘剂838将第二管芯824布置在第一管 芯810上。在该实施例中，第二管芯824包括有源面826和背面828。在一 个实施例中，将第二管芯824引线键合到安装基底818上。通过至少一条键合线完成该引线键合，将其中一条键合线表示为参考标号830。
在一个实施例中，RFID标签隔离部816不与第一管芯810或第二管芯
824中的任何一个电耦合。因此，根据一个实施例，RFID标签隔离部816
是能使用所施加的辐射能量返回识别信号的独立收发器。
在一个实施例中，第一管芯810是诸如处理器的逻辑芯片，第二管芯
824是存储器芯片。在一个实施例中，第一管芯810是存储器芯片，第二管
芯824是处理器。在一个实施例中，第一管芯810是逻辑芯片，第二管芯
824是DSP芯片。现在很显然，第一管芯810和第二管芯824可以是处理
器、存储器和DSP芯片的任意组合。这些组合之一包括两个处理器。这些
组合之一包括一个处理器和一个存储器芯片。这些组合之一包括两个存储
器芯片。这些组合之一包括一个DSP芯片，以之代替存储器芯片或处理器。
这些组合之一包括在处理器或存储器芯片中嵌入的DSP芯片。
在一个实施例中，通过电凸点820电耦合倒装芯片810和RFID标签隔
离部816。正如该公开中所述各实施例所说明的，可以实现其它电耦合实施
例，诸如RFID标签隔离部816到第一管芯810以及到第二管芯824的电耦 合。
图9是说明方法流程实施例的流程图900。
在910处，该方法包括在第一管芯上、在第一管芯的有源面和背面之 一上形成RFID标签隔离部。在一个非限制的示例中，在第一管芯110的有 源面112上形成RFID标签隔离部116。在一个非限制的示例中，在第一管 芯710的背面714上形成RFID标签隔离部716。在一个实施例中，该方法 开始于910并终止于910。
在920处，该方法包括与安装基底整合在一起的RFID标签隔离部。在 一个非限制的示例中，通过在有源面612(例如，是用于金属化的氧化物电 介质)和RFID隔离部结构616的氧化物材料之间进行诸如氧化物-氧化物键 合(oxide-oxide bonding)的层压工艺，将第一管芯610耦合到RFID标签隔离 部616，从而在第一管芯610的背面614上形成RFID标签隔离部616。
在922处，该方法包括将RFID标签隔离部电耦合到封装内的某个结构 上。在一个非限制的示例中，由介于安装基底818和第一管芯810之间的 电凸点820通过安装基底818将RFID标签隔离部816耦合到第一管芯810。在940处，该方法包括用胶粘层在第一管芯上、在第一管芯的有源面 或背面上形成第二管芯。在一个非限制的示例中，用胶粘剂638在第一管 芯610之上形成第二管芯624，并且它们之间的接触在第一管芯610的有源 面612上。在一个非限制的示例中，用胶粘剂838在第一管芯810之上形 成第二管芯824，并且它们之间的接触在第一管芯810的背面814上。在一 个实施例中，该方法开始于910并终止于940。
在930处，该方法包括位于安装基底上的第一管芯。在一个非限制的 示例中，首先将第一管芯110与RFID标签隔离部116层压在一起，然后将 其布置在安装基底118上。在一个非限制的示例中，将第一管芯110布置 在安装基底118上，随后将RFID标签隔离部116键合到第一管芯110的有 源面112上。
在932处，该方法包括作为引线键合管芯的第一管芯。在一个非限制 示例中，将第一管芯110布置在安装基底118上并进行引线键合。可以在 将第一管芯110引线键合到安装基底118之前或之后，将RFID标签隔离部 116装配到第一管芯110上。
在934处，该方法包括作为倒装管芯的第一管芯。在一个非限制的示 例中，将第一管芯710控制熔塌(controlled-collapse)地布置在安装基底718 上，并且电凸点720形成了到安装基底718的键合。可以在将第一管芯710 控制熔塌键合到安装基底718之前或之后，将RFID标签隔离部716装配到 第一管芯710上。
在936处，该方法包括将RFID标签隔离部电耦合到封装内的结构上。 在一个非限制的示例中，通过键合线332将RFID标签隔离部316耦合到第 二管芯324。
在950处，该方法包括在RFID标签隔离部上以及在第二管芯的有源面 或背面上形成第二管芯。在一个非限制的示例中，第二管芯724形成在RFID 标签隔离部716上。在一个实施例中，该方法开始于910并终止于950。
图10是说明根据一个实施例的计算系统1000的剖切立面图。可以将 一个或多个前述RFID标签隔离部的实施例用在诸如图10所示计算系统 1000的计算系统中。下文中，将任意的单独RFID标签隔离部实施例或者 其与任意其他实施例的组合统称为实施例构造。例如，计算系统1000包括在IC芯片封装1010内含有的至少一个处理 器、数据存储系统1012、至少一个诸如键盘1014的输入设备以及至少一个 诸如监视器1016的输出设备。该计算系统1000包括用于处理数据信号的 处理器，并且可以包括例如来自英特尔公司的微处理器。例如，除了键盘 1014以外，该计算系统1000还可以包括诸如鼠标1018的另一用户输入设 备。该计算系统1000可以包括诸如图1-8中所说明的、具有给定RFID标 签隔离部实施例的结构。
出于本公开目的，具体化了与要求权利主题相一致的各组件的计算系 统1000可以包括使用微电子设备系统的任何系统，例如，其可以包括至少 一个与诸如动态随机访问存储器(DRAM)、聚合物存储器、闪存以及相变存 储器的外部数据存储器1012相耦合的RFID标签隔离部实施例。在该实施 例中，通过与处理器相耦合，将(这些)实施例与这些功能的组合相耦合。然 而，在一个实施例中，将本公开所述的实施例构造与这些功能中的任意功 能相耦合。对于一个示例性实施例，数据存储器包括管芯上嵌入的DRAM 高速缓存。另外，在一个实施例中，与处理器(未画出)相耦合的该实施例构 造是系统的一部分，该系统具有与DRAM高速缓存中的数据存储器相耦合 的实施例构造。另外，在一个实施例中，将实施例构造与数据存储器1012 相耦合。
在一个实施例中，计算系统1000也可以包括这样一个管芯，该管芯包 含数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器。在 该实施例中，通过与处理器相耦合，将该实施例构造与这些功能的任意组 合相耦合。对于一个示例性实施例，DSP是芯片组的一部分，该芯片组可 以包括单独的处理器和DSP，作为板1020上该芯片组的独立部分。在该实 施例中，将实施例构造与DSP相耦合，并且可以给出与IC芯片封装1010 中的处理器相耦合的独立实施例构造。另外，在一个实施例中，将实施例 构造与DSP相耦合，该DSP安装在与IC芯片封装1010相同的板1020上。 现在可以知道，可以如有关计算系统1000所述那样对实施例构造进行组合， 可以与如本公开中RFID标签隔离部的各种实施例及其等价物所述的实施 例构造相组合。
现在可以知道，可以将本公开所述的实施例应用于传统计算机之外的设备和装置。例如，可以以一种或多种实施例构造对管芯进行封装，并将 其布置在诸如无线通信器的便携设备或诸如个人数据助理的手持设备以及 诸如此类设备中。另一个示例是，可以以一种或多种实施例构造对管芯进 行封装，并将其布置在诸如汽车、机车、船只、飞机或航天器中。
图11是根据一个实施例的电子系统1100的示意图。所示的电子系统
1100可以具体实现图10所示的计算系统1000，但对该电子系统进行了更 一般性地说明。该电子系统1100包括诸如图1-8中所示IC管芯的至少一个 电子配件1110。在一个实施例中，电子系统1100是包括与该电子系统1100 中各组件进行电耦合的系统总线1120的计算机系统。系统总线1120是单 个总线或如各种实施例所述的总线的任意组合。该电子系统1100包括为集 成电路1110供电的电压源1130。在某些实施例中，该电压源1130通过系 统总线1120为集成电路1110提供电流。
根据一个实施例，将集成电路1110与系统总线1120电耦合，并且该集 成电路包括任何电路或电路组合。在一个实施例中，集成电路1110包括任 意类型的处理器1112。正如本文中所用的，处理器1112是诸如微处理器、 微控制器、图形处理器、数字信号处理器或其它处理器的任意类型电路， 但并不局限于此。集成电路1110中包括的其它类型电路可以是定制电路或 ASIC，诸如用在如蜂窝电话、寻呼机、便携式计算机、双向无线电以及类 似电子系统的无线设备中的通信电路1114。在一个实施例中，处理器1110 包括诸如SRAM的片上(on-die)存储器1116。
在一个实施例中，电子系统1100还包括外部存储器1140，外部存储器 1140又可以包括适于特定应用的一个或多个存储器件，诸如RAM形式的 主存储器1142、一个或多个硬盘驱动器1144和/或用于处理可移动介质1146 的一个或多个驱动器，可移动介质1146诸如是磁盘、光盘(CD)、数字视盘 (DVD)、闪存密钥和本领域已知的其它可移动介质。
在一个实施例中，电子系统1100还包括显示设备1150、音频输出1160。 在一个实施例中，电子系统1100包括诸如键盘、鼠标、轨迹球、游戏控制 器、麦克风、语音识别设备以及将信息输入到该电子系统1100的任何其它 设备的控制器U70。
如本文中所示，可以在多个不同的实施例中实现集成电路1110，包括电子封装、电子系统、计算机系统、 一种或多种制造集成电路的方法以及 一种或多种制造电子配件的方法，该电子配件包括集成电路、本文各实施
例所述的RFID标签隔离部及这些RFID标签隔离部在本领域公认的等价物 中的一个。为适应特定的封装需求，元件、材料、几何形状、尺寸以及操 作顺序全都可以改变。
遵守37C.F.R.S1.72(b)给出了摘要，该规定要求摘要能使读者快速弄清 该技术公开的本质和要点。要理解该摘要并非用来解释或限制权利要求的 范围或含义，基于此提交该摘要。
在前面的详细说明中，为使本公开条理化，将各个特征组织在一个单 一实施例中。不应将该公开方法解释为如下含义，被要求权利的本发明实 施例需要比每个权利要求所限定的技术特征更多的技术特征。当然，正如 下列权利要求所反映的，反映发明主题的技术特征少于单个公开实施例的 所有特征。这样，将下列权利要求结合到详细说明中，每个权利要求代表 各自独立的优选实施例。
本领域的技术人员很容易理解，可以对为解释该发明本质己说明和举 例的细节、材料以及各部分及方法步骤的安排进行其它各种形式的修改， 而不会偏离所附权利要求限定的本发明的原则和范围。
权利要求
1. 一种装置，包括第一管芯，该第一管芯包括第一管芯有源面和第一管芯背面；隔离部结构，该隔离部结构布置在所述第一管芯有源面和所述第一管芯背面之一上，其中，所述隔离部结构包括射频识别(RFID)标签。
2、 如权利要求l所述的装置，还包括在所述第一管芯和所述RFID标 签之间的电连接。
3、 如权利要求l所述的装置，其中，将所述隔离部结构相对于所述第 一管芯背面布置。
4、 如权利要求l所述的装置，其中，将所述第一管芯布置在安装基底 上，并且其中，将所述隔离部结构整合在所述安装基底中。
5、 如权利要求l所述的装置，其中，将所述第一管芯布置在安装基底 上，并且其中，将所述隔离部结构整合在所述安装基底中，所述装置还包 括第二管芯，该第二管芯包括第二管芯有源面和第二管芯背面，其中， 将所述第二管芯布置在所述第一管芯上，并且其中，所述第一管芯和所述 第二管芯中的一个主要包括动态随机访问存储器，并且其中，所述第一管 芯和所述第二管芯中的另一个主要包括逻辑电路。
6、 如权利要求l所述的装置，其中，将所述隔离部结构相对于所述第 一管芯背面布置，其中，所述第一管芯主要包括逻辑电路和动态随机访问 存储器中的一个，所述装置还包括第二管芯，该第二管芯包括第二管芯有源面和第二管芯背面，其中， 将所述隔离部结构布置在所述第二管芯有源面上，并且其中，所述第二管 芯主要包括所述逻辑电路和所述动态随机访问存储器中的另一个。
7、 如权利要求l所述的装置，其中，所述RFID隔离部结构包括天线， 该天线与RFID标签相耦合以形成发射机应答器。
8、 如权利要求l所述的装置，其中，所述RFID隔离部结构包含从螺 线感应器、螺旋感应器及其组合中选出的感应器。
9、 如权利要求1所述的装置，还包括安装基底，该安装基底布置在所 述第一管芯之下，其中，将所述RFID隔离部结构布置在所述第一管芯和第 二管芯及其背面之间。
10、 如权利要求1所述的装置，还包括安装基底，其中，通过从引线 键合和倒装芯片中选择的构造来将所述第一管芯布置在所述安装基底上。
11. 一种方法，包括在第一管芯上形成RFID隔离部结构，其中，所述第一管芯包括第一管 芯有源面和第一管芯背面，并且其中，所述形成步骤包括在所述第一管芯 有源面和所述第一管芯背面之一上形成所述RFID隔离部结构。
12. 如权利要求11所述的方法，还包括在所述RFID隔离部结构上形成第二管芯，所述第二管芯包括第二管芯 有源面和第二管芯背面。
13. 如权利要求11所述的方法，还包括在所述RFID隔离部结构上形成第二管芯，所述第二管芯包括第二管芯 有源面和第二管芯背面；以及将所述RFID隔离部结构电耦合到所述第一管芯有源面和所述第二管 芯有源面之一。
14. 如权利要求11所述的方法，还包括将所述第一管芯布置在安装基底上。
15. 如权利要求ll所述的方法，还包括 将所述第一管芯布置在安装基底上；以及 将所述RFID隔离部结构电耦合到所述安装基底。
16. 如权利要求ll所述的方法，还包括 将所述第一管芯布置在安装基底上；以及将所述RFID隔离部结构电耦合到所述第一管芯有源面和所述第二管 芯有源面之一。
17. 如权利要求11所述的方法，还包括 将所述第一管芯布置在安装基底上；以及在所述RFID标签层上形成第二管芯，所述第二管芯包括第二管芯有源 面和第二管芯背面。
18. —个系统，包括第一管芯，该第一管芯包括有源面和背面；RFID隔离部结构，该RFID隔离部结构布置在所述第一管芯的有源面 和所述第一管芯的背面之一上；以及耦合到所述第一管芯的动态随机访问存储器。
19. 如权利要求18所述的系统，其中，将所述第一管芯布置在安装基 底上，并且其中，将所述RFID隔离部结构整合在所述安装基底中。
20. 如权利要求18所述的系统，其中，将所述系统布置在计算机、无 线通信器、手持设备、汽车、机车、飞机、船只和航天器之一中。
21. 如权利要求18所述的系统，其中，所述管芯是从数据存储设备、 数字信号处理器、微控制器、专用集成电路和微处理器中选择的。
全文摘要
一种芯片封装包括作为隔离部结构布置在芯片封装内管芯表面上的射频识别(RFID)标签。一种方法包括将RFID隔离部结构装配到诸如存储器或逻辑的至少一个芯片上。一种计算系统包括在芯片封装中的RFID隔离部结构。
文档编号H01L25/00GK101300589SQ200680041310
公开日2008年11月5日 申请日期2006年12月14日 优先权日2005年12月30日
发明者C·奥里亚斯, J·R·V·比奥 申请人:英特尔公司