半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及一种半导体装置及其制造方法。更详细的是涉及一种 具备适合于液晶显示装置等显示装置的薄膜晶体管等的半导体装置及 其制造方法、以及使用它们而得到的显示装置。
背景技术：
壯曰、， ，， 、— 、久「、 壯
置，广泛地应用于例如音频设备、通信设备、计算机、以及家电设备
等。尤其是，具备薄膜晶体管(以下也称为"TFT，，)等的三端子有源元 件的半导体装置在广泛的领域被利用，用作有源矩阵型液晶显示装置 (以下也称为"液晶显示器")等显示装置中的开关元件、控制电路等。
近年来，在具备用于这样的液晶显示器等的TFT的半导体装置中， 强烈要求低功耗化，在TFT中也要求低功耗化。作为TFT的低功耗化 的方法，可以举出构成TFT的各构件的微细化等，尤其是必须通过配 置于半导体层和栅电极之间的栅绝缘膜的薄膜化来降低TFT的阈值电 压(Vth)。作为栅绝缘膜通常使用界面特性优越的氧化硅膜。在将包 括氧化硅膜的单层构造的栅绝缘膜薄膜化的情况下，TFT的低阈值工 作成为可能。但是在这种情况下，栅绝缘膜的击穿耐压下降、半导体 层和栅电极之间的漏电流增加等故障容易发生。
此外，作为用于液晶显示器的TFT的半导体层，近年来使用多晶 硅(以下也称为"p-Si，，)。由此实现将驱动电路、控制电路等外围驱动 电路和像素部在基板上一体化形成的液晶显示器，即所谓的单片液晶 显示器(monolithic liquid crystal display )。作为在基4反上的p-Si的形成 方法， 一般使用照射激光使非晶硅(以下也称为"a-Si")结晶化、即所 谓的激光退火法(laser annealing method)。但是，在使用该方法的情况 下，由于在p-Si层的表面发生大的突起，所以当使栅绝缘膜薄膜化时， 栅绝缘膜对p-Si层的覆盖特性(以下也称为"栅绝缘膜的覆盖性")尤为 恶化。此外，突起的前端容易发生电场集中,成为使击穿耐压进一步下 降的因素。其结果是，在使用了多晶硅作为半导体层的TFT(以下也称为"p-TFT")中，绝缘破坏、漏电流等故障变得容易发生。因此，在 使用p-TFT作为开关元件的液晶显示器中，在招致在面板初始状态的 点缺陷不良、器件的可靠性不良等不良增加、成品率下降的方面上有 用心设计的余地。
相对于此，公开有 一 种通过使用等离子化的气体对多晶硅薄膜进 行各向同性刻蚀(isotropic etching )从而使多晶硅薄膜平坦化的技术(例 如，参照专利文献1。)。此外，还公开有一种通过利用激光照射等给予 多晶硅层再结晶能量从而形成平坦化了的多晶硅层的技术(例如，参 照专利文献2。)。进而，还公开有一种通过对在第一薄膜(硅氧化膜) 以及第二薄膜上形成的非晶半导体膜(非晶硅薄膜)进行激光加热， 形成具有大晶粒直径并且均匀化及平坦化了的多晶半导体膜(多晶硅 薄膜)的技术(例如，参照专利文献3。)。根据这些，因为p-Si层被 平坦化，所以可能会抑制绝缘破坏、漏电流等故障。但是，抑制在使 栅绝缘膜薄膜化时的击穿耐压下降的效果并不充分。
因此，在对半导体层使用了平坦化的多晶硅等多晶半导体的半导 体装置中，即使在使栅绝缘膜薄膜化的情况下，在防止绝缘耐压下降 这一方面还有改善的余地。
专利文献1:日本专利申请公开2000-133634号公报 专利文献2:日本专利申请公开2001-60551号公报 专利文献3:日本专利申请公开2001-127302号公报

发明内容
发明要解决的问题
本发明正是鉴于上述现状而作出的，其目的是提供一种即使栅电 极被薄膜化也具有高击穿耐压和高可靠性的半导体装置及其制造方 法、以及使用它们的显示装置。
用于解决问题的方案
本发明人在对具有高击穿耐压和高可靠性的半导体装置进行种种 研究时，着眼于多晶硅层等多晶半导体层和栅绝缘膜的形态。而且， 发现在以往的只有多晶半导体层被平坦化了的半导体装置中，在多晶 半导体层的图形端部中的栅绝缘膜的覆盖变得不充分，招致击穿耐压 下降，并且发现多晶半导体层的表面粗糙度是9nm以下，栅绝缘膜通过具有氧化硅膜设在多晶半导体层一侧、包括介电常数比氧化硅高的 材料的膜设在栅电极一侧的层叠构造，从而即使栅电极被薄膜化，也 能实现具有高击穿耐压和高可靠性的半导体装置，想到能够完全解决 上述问题，而达到了本发明。
即，本发明的半导体装置具有多晶半导体层、栅绝缘膜以及栅电 极以该顺序层叠在绝缘基板上的构造，其中，上述多晶半导体层的表
面粗糙度是9nm以下，上述栅绝缘膜具有如下的层叠构造，即氧化 硅膜设在多晶半导体层一侧、包括介电常数比氧化硅高的材料的膜设 在栅电极一侧的层叠构造。
下面，对本发明进行详细描述。
本发明的半导体装置具有多晶半导体层、栅绝缘膜以及栅电极以 该顺序层叠在绝缘基板上的构造。这样，本发明的半导体装置在基板 上具备具有所谓顶栅(t叩gate)构造的TFT。作为多晶半导体层的材
质虽然没有限定，但优选是多晶硅。即，上述多晶半导体层优选是多 晶硅层。上述多晶半导体层优选具有与栅电极对置的区域的沟道、 以及与栅电极对置的区域以外的区域的源极/漏极。再有，通常对多晶 半导体层中的源极/漏极掺杂N型或P型杂质。从抑制热处理工序中的 突块(hillock)等塑性变形的观点出发优选栅电极包含高熔点金属而构 成，使用例如包含钽(Ta)、钨(W)、钼(Mo)等高熔点金属、或者 上述高熔点金属的氮化物等的化合物。此外，栅电极也可以是包括上 述多个材料的层叠体。绝缘基板只要具有绝缘性表面即可，并没有特 别限定，但优选使用玻璃基板。
上述多晶半导体层的表面粗糙度是9nm以下，优选是6nm以下， 进一步优选是4nm以下。这样，本发明中的多晶半导体层由于表面突 起小且充分平坦，所以即使使栅绝缘膜薄膜化，也不会使击穿耐压下 降。因此，能够实现具有高可靠性的半导体装置。再有，本说明书中 的表面粗糙度指的是算术平均高度(Ra),能够使用原子间力显微镜 (AMF)基于JIS B 0601的测定方法来算出。此外，当多晶半导体层 的表面粗糙度超过9nm时，即使使用具有本发明的层叠构造的栅绝缘 膜，也不能充分抑制漏电流增加、击穿耐压下降等不良。
上述栅绝缘膜具有氧化硅膜设在多晶半导体层一侧、包括介电常 数比氧化硅高的材料的膜(以下也称为"高介电常数膜")设在栅电极一侧的层叠构造。由此，本发明的栅绝缘膜以同样的静电电容比较时， 比包括氧化膜的单层构造的栅绝缘膜能够具有大的膜厚。因此，不仅 在多晶半导体层的上部，在端部上也能提高栅绝缘膜的覆盖性。而且 作为其结果，可以提高半导体装置的击穿耐压和可靠性。此外，因为 在多晶半导体层一侧设置有氧化硅膜，所以在作为多晶半导体层使用 多晶硅层的情况下，能够确保多晶硅层和栅绝缘膜之间的优越的界面 特性。进而，本发明的半导体装置由于栅绝缘膜的覆盖性优越，所以 栅绝缘膜的薄膜化成为可能，半导体装置的低阈值工作化、即低功耗 化成为可能。
作为本发明的半导体装置的结构，只要是形成这样的作为必须的 结构要素，就包含或不包含其它的结构要素均可，并不特别限定。 以下，对本发明的半导体装置中的优选方式进行详细说明。 在本发明中，上述包括介电常数比氧化硅高的材料的膜优选是氮
化硅膜。作为构成氮化硅膜的氮化硅，例如可以举出SiNx(x是任意 数字)等，尤其是四氮化三硅(Si3N4)、氮氧化硅(silicon oxynitride) 适合使用。此外，在本发明中，作为氮化硅以外的介电常数比氧化硅 高的材料，例如能够使用二氧化钛(Ti02)、三氧化二铝(A1203 )、五 氧化二钽(Ta205 )等氧化钽、二氧化铪(Hf02 )、以及二氧化锆(Zr02) 等。作为构成上述高介电常数膜的材料的介电常数，优选相对于氧化 硅的介电常数是1.5倍以上。进而，作为上述高介电常数膜的形态，可 以是包括上述化合物的多个的层叠体，但从制造工序简化的观点出发， 优选是包括单层的形态。再有，在将上述高介电常数膜作为包括上述 化合物的多个的层叠构造的情况下，优选各化合物的介电常数的平均 值相对于氧化硅的介电常数是1.5倍以上。
在本发明中，作为上述氧化硅膜以及高介电常数膜的成膜方法没 有特别限定，能够使用常压CVD (Chemical Vapor Deposition:化学气 相淀积)法、低压CVD法、等离子体CVD法、以及远距等离子体(Remote Plasma) CVD法等。作为氧化硅膜形成的原料气体没有特别限定，但 优选是四乙氧基甲硅烷(TEOS; tetra ethoxy silane )。在通过氮化硅形 成高介电常数膜的情况下，作为原料气体能够使用曱硅烷(SiH4)和氨 (NH3)的混合气体等。
在本发明中，优选上述氧化硅膜在多晶半导体层和栅电极对置(重复)的区域中，其膜厚比包括介电常数比氧化硅高的材料大。此外， 在多晶半导体层和栅电极对置的区域中，当将氧化硅膜的膜厚设为Tl、
高介电常数膜的膜厚设为T2时，更加优选膜厚比Tl/T2是1.2以上。 一般地，在氮化硅膜等高介电常数膜中包含很多固定电荷。因此，在 将氮化硅等导入到栅绝缘膜的TFT中，有阈值电压向低电压一侧大幅 偏移(shift)、截止电流(offcurrent)增大的倾向。此外，固定电荷在 氧化硅膜和高介电常数膜的界面特别容易聚集。相对于此，如上述那 样，通过使多晶半导体层一侧的氧化硅膜的膜厚比高介电常数膜的膜 厚大，就能够使通过固定电荷发生的TFT的截止电流有效地降低。
在本发明中，上述多晶半导体层优选在剖面具有正锥形(forward tapered cross section)形状，而且锥形角度为45。以上，更加优选是锥 形角度为50。以上，进一步优选是锥形角度为55°以上。此外，上述多 晶半导体层在剖面具有正锥形形状，而且锥形角度为75°以下，更加优 选是锥形角度为70。以下，进一步优选是锥形角度为65°以下。多晶半 导体层通过在剖面具有正锥形形状，能够有效地抑制在多晶半导体层 端部上在栅绝缘膜产生裂缝。再有，在本发明中，正锥形形状指的是 多晶半导体层的剖面的宽度向上方(离开绝缘基板的方向)变小的形 状。通过锥形角度是45。以上，能够有效地抑制寄生晶体管的发生。此 外，因为通过大锥形角度，能够使从基板法线方向看时的多晶半导体 层的面积变小，所以TFT能够小型化。另一方面，通过锥形角度是75。 以下，能够有效地抑制在多晶半导体层端部上的栅绝缘膜覆盖性下降。 再有，当多晶半导体层的锥形角度不足45。时，有时会由于寄生晶体管 的发生而导致TFT特性显著恶化。此外，当多晶半导体层的锥形角度 超过75。时，多晶半导体层端部变得过于陡峭，位于上层的栅绝缘膜不 能充分地覆盖多晶半导体层端部，有时会在多晶半导体层与栅电极之 间发生短路等不良。
本发明还是上述半导体装置的制造方法，上述制造方法也是包含 使用激光器使非晶半导体层结晶化从而形成多晶半导体层的工序的半 导体装置制造方法。由此，以低温工艺的非晶半导体层结晶化成为可 能。因此，作为绝缘基板能够使用便宜的玻璃基板，其结果是能够削 减制造成本。作为非晶半导体层的材质虽然没有特别限定，但非晶硅 (a-Si)是合适的。即，上述非晶半导体层优选是非晶硅层。作为激光器没有特别限定，可以举出KrF准分子激光器(波长248nm )、 XeCl 准分子激光器(波长308nm)等的脉冲振荡激光器。激光照射的能量 密度虽然没有特别限定，但在作为非晶半导体层使用非晶硅层的情况 下，优选是200mJ/cm2以上、550mJ/cm2以下，更加优选是350mJ/cm2 以上、500mJ/cn^以下。由此，能够得到晶粒直径大的多晶石圭层。此外， 激光照射的能量密度优选考虑a-Si层的膜厚、脉沖宽度(一次发射 (shot)的时间宽度)、在硅层上的光束形状、重合度(overlap ratio ) (对于 一次发射的照射区域的、某个发射和下 一个发射的照射区域重 叠部分的比率)、以及基板加热的有无等，从而适宜地设定。再有，当 激光照射的能量密度不足200mJ/cn^时，a-Si层有时会不结晶化，当超 过550mJ/cm2时，有时会发生多晶硅层微结晶化。
在本发明的半导体装置制造方法中，上述结晶化工序优选至少进 行2次激光照射。由此，将在利用第一次激光照射的结晶化时形成的 多晶半导体层表面的大突起，利用第二次激光照射有效地减小，能够
使多晶半导体层表面平坦化。作为其结果，即使在使栅绝缘膜薄膜化 的情况下，也能有效地抑制击穿耐压的下降、漏电流增加等不良，所 以能够提高半导体装置制造的成品率。再有，第一次以及第二次激光 照射的能量密度适宜地设定即可。
本发明还是上述半导体装置的制造方法，上述制造方法也是保持 真空在同一装置内连续地形成层叠构造的栅绝缘膜的半导体装置的制 造方法。由此，与包括单层的栅绝缘膜的成膜工序比较，没有特别复 杂化，就能够形成本发明的层叠构造的栅绝缘膜。因此，能够筒化本 发明的半导体装置的制造工艺。其结果是，能够确保生产率并且能够 防止制造成本的增大。此外，因为能够在栅绝缘膜成膜时，防止氧化 硅膜和高介电常数膜的界面被污染，所以能够形成优质的栅绝缘膜。
作为在连续形成栅绝缘膜的情况下的高介电常数膜，优选氮化硅。再 有，本说明书中的真空指的是500Pa以下，优选是300Pa以下。
本发明还是具备上述半导体装置的显示装置。根据本发明的半导 体装置，因为击穿耐压高、可靠性优越，所以能够有效地降低显示装 置的不良发生。由此，能够提高显示装置制造工艺中的成品率。因此， 本发明的显示装置通常适合于在基板上作为开关元件具备TFT的液晶 显示装置、有机电致发光显示装置。此外，作为本发明的半导体装置的其他的适合例，可以举出形成有包含TFT和/或CMOS的电路的装置、 集成电路(IC)、以及太阳能电池等。 发明的效果
根据本发明的半导体装置，多晶半导体层的表面粗糙度是9nm以 下，通过作为栅绝缘膜，氧化硅膜设在多晶半导体层一侧，而且高介 电常数膜设在栅电极 一 侧，从而即使在使栅绝缘膜薄膜化的情况下， 多晶半导体层的上部以及端部中的栅绝缘膜的覆盖性也优越。其结果 是，能够实现具有高击穿耐压和高可靠性的半导体装置。此外，因为 栅绝缘膜的覆盖性优越，所以栅绝缘膜的薄膜化变为可能，半导体装 置的低阈值工作化、即低功耗化成为可能。


图1-1 (a) ~ (e)是表示实施例1的薄膜晶体管的第一制造流程 的剖面示意图。
图1-2 (f) ~ (h)是表示实施例1的薄膜晶体管的第二制造流程 的剖面示意图。
图2是表示相对于实施例1以及比较例1 ~ 3的栅极电压(Vg)的 栅极漏电流(Ig)特性以及击穿耐压的图表。
图3是表示实施例1以及比较例2的在栅极偏置应力施加前后的 阈值偏移(AVth)的图表。
附图标记说明1.玻璃基板2.基底涂(BC )层3.非晶硅(a-Si)膜4.多晶硅(p-Si)膜5.多晶硅(p-Si)平坦化膜6.栅绝缘膜7.氧化硅(Si02)膜8.氮化硅(SiOx)膜9.栅电极10.n+区域或p+区域11.沟道12. 层间绝缘膜
13. 接触孔
14. 源电才及或漏电极
具体实施例方式
以下提出实施例，参照附图对本发明进行更详细的说明，但本发 明并不仅限于这些实施例。 (实施例1 )
以下，使用图1对涉及本发明半导体装置的实施例1的薄膜晶体 管(TFT)的制造方法进行说明。图1-1 (a) ~ (e)以及图1-2 ( f) ~ (h)是表示本实施例的TFT制造流程的剖面示意图。再有，图1-1以 及图1-2是在TFT的沟道长度方向的剖面示意图。此外，本实施例的 TFT具有在沟道长度方向上大致对称的构造。因此，在图1-1以及图 1-2中仅图示TFT半侧的构造。
首先，如图1-1 (a)所示，在作为绝缘基板的玻璃基板1上，通 过等离子体CVD法等使基底涂(BC )层(base coat layer) 2成膜，接 着使非晶硅(a-Si)膜3成膜，使其膜厚为50nm。作为BC层2可以 举出氧化硅(Si02)膜、氮化硅(SiNx)膜、以及氧氮化硅(SiNO) 膜等，作为这些膜的层叠体也可。作为BC层2的各原料气体，例如可 以举出在Si02膜时是四乙氧基曱硅烷(TEOS; tetra ethoxy silane )、在 SiNx膜时是曱硅烷(SiH4)和氨(NH3)的混合气体、在SiNO膜时是 曱硅烷(SiH4)、 一氧化二氮(N20)以及氮气(N2)的混合气体等。 作为a-Si膜3的原料气体，例如可举出SiH4、 Si2Hs等。
接着，如图1-1 (b)所示，在通过氢氟酸等除去a-Si膜3表面的 自然氧化膜后，使反应室(chamber)内的气氛为大气压下氮80容积％、 氧20容积％的混合气体，进行第一次激光照射，进行a-Si膜3的结晶 化。再有，激光器使用XeCl准分子激光器(波长308nm),在硅层上 的光束形状是宽度500/mi的带状，作成激光照射的能量密度 430mJ/cm2,脉冲宽度25ns,重合度为97%。所得到的多晶硅(p-Si) 膜4沿晶界产生突起，大突起的高度也达到50nm。此外，包含该突起 的p-Si膜4的表面粗糙度大约是10nm。再有，在本实施例中，表面粗 糙度是算术平均高度(Ra),使用原子间力显微镜(AMF )基于JIS B 0601的测定方法来算出。
接着，如图1-1 (c)所示，通过氢氟酸等除去所得到的p-Si膜4 表面的自然氧化膜后，使反应室内为大气压下、氮气氛，进行第二次 激光照射。第二次激光照射也可与第一次激光照射连续进行。第二次 激光照射的能量密度是460mJ/cm2,其他条件和第一次相同。通过第二 次激光照射，p-Si膜4表面的突起变小，得到表面粗糙度为大约4nm 的平坦化的p-Si平坦化膜5。
接着，如图1-1 (d)所示，通过光刻法等将p-Si平坦化膜5构图 为岛状。再有，硅图形端部的锥形角度小的情况下成为产生寄生晶体 管的原因。另一方面，锥形角度大的情况下栅绝缘膜的覆盖性下降， 成为产生绝缘不良的原因。因此，由于需要最优化以兼顾这些方面， 所以优选锥形角度是45° ~ 75。。
接着，如图l-l(e)所示，在玻璃基板l以及p-Si平坦化膜5上， 通过等离子体CVD法等从玻璃基板1 一侧依次成膜包括Si02膜7以及 SiNx膜8的层叠膜作为栅绝缘膜6。膜厚是SiNx膜8为40nm、 Si02 膜7是50nm。在这里，因为氮化硅的介电常数是氧化硅的介电常数的 大致两倍，所以栅绝缘膜6的氧化硅容量换算膜厚是大致70nm。这样， 在本实施例中，形成电充分薄膜化的栅绝缘膜。再有，当以氧化硅膜 的膜厚为Tl、氧化硅的介电常数为sl,以高介电常数膜(在本实施例 中是氮化硅膜)的膜厚为T2、介电常数比氧化硅高的材料(在本实施 例中是氮化硅)的介电常数为e2时，氧化硅容量换算膜厚是从 Tl+T2xsl/S2式中算出的膜厚。作为Si02膜7以及SiNx膜8的各原料 气体可以举出和在BC层2的形成工序中描述过的相同的气体。此外， 栅绝缘膜的形成工序优选是保持真空在同一装置(反应室)内连续形 成Si02膜7以及SiNx膜8。这是因为分割成膜时，Si02膜7和SiNx 膜8之间的界面被污染，有不能形成具有优质的界面特性的栅绝缘膜 的担忧。
接着，如图1-2 (f)所示，在通过溅射法等从玻璃基板1 一侧成 膜依次包括氣化钽(TaN)以及钨(W)的层叠膜后，通过光刻法等进 行构图，从而以和p-Si平坦化膜5的一部分重叠的方式形成栅电才及9。 接着，以栅电极9为掩沖莫，自对准(self-aligning)地将n型或p型杂 质离子向p-Si平坦化膜5掺杂后，加热基板到大约600°C，通过使掺杂物活性化，形成n+区域或p+区域10。由此，n+区域或p+区域10成 为源极或漏极，和栅电极9对置的区域成为沟道11。作为杂质离子，n 型杂质离子能够使用磷离子，p型杂质离子能够使用硼离子等。
接着，如图l-2(g)所示，通过等离子体CVD法等在栅电极9 一 侧的玻璃基板1整个面上形成在从玻璃基板1 一侧包括Si02膜7、SiNx 膜8以及Si02膜7的3层构造的层间绝缘膜12。作为各膜的成膜所使 用的原料气体，能够使用和上述同样的气体。之后，在对应于层间绝 缘膜12的n+区域或p+区域12的区域内通过各向异性干法刻蚀等设置 接触孔13。
而且，如图1-2 (h)所述，在通过'减射法等在接触孔13内以及层 间绝缘膜12上形成从玻璃基板1 一侧依次包括钛(Ti)膜、铝(Al) 膜以及钛(Ti)膜的3层构造的导电膜后，通过光刻法等进行构图，形 成源电极或漏电极14。由此，p-Si膜被平坦化，制作了栅绝缘膜包括 膜厚50nm的Si02膜和膜厚40nm的SiNx膜的层叠膜的实施例1的 TFT。 (比较例1 )
接着，对比较例1的TFT进行说明。本比较例的TFT的结构具有 将实施例1中的作为栅绝缘膜6的Si02膜7和SiNx膜8的层叠膜变更 为SiOJ莫7的单层膜而且将p-Si平坦化膜5变更为没有被平坦化的p-Si 膜4的结构。其他的结构和实施例1的TFT相同。在这里，作为栅绝 缘膜6的Si02膜7的膜厚为70nm。此外，在本比较例中，对于硅膜的 结晶化只进行第一次激光照射，除作为栅绝缘膜只成膜Si02膜的单层 膜以外，以与实施例1相同的方法制作TFT。再有，第一次激光照射 以及Si02膜成膜的条件和实施例1相同。由此，制作了p-Si膜没有被 平坦化、栅绝缘膜包括膜厚70nm的Si02单层膜的比较例1的TFT。 (比较例2 )
接着，对比较例2的TFT进行说明。本比较例的TFT除了进行第 二次激光照射、使p-Si膜4平坦化、形成p-Si平坦化膜5以外，和比 较例1同样地制作。再有，第二次的激光照射的条件和实施例l相同。 由此，制作了 p-Si膜被平坦化、栅绝缘膜是包括膜厚70nm的Si02单 层月莫的比專支例2的TFT。
(比较例3 ) '接着，对比较例3的TFT进行说明。本比较例的TFT除了将栅绝 缘膜变更为膜厚50nm的Si02膜和膜厚40nm的SiNx膜8的层叠膜之 外，和比较例l相同地制造。再有，Si02膜成膜以及SiNx膜成膜的条 件和实施例l相同。由此，制作了 p-Si膜没有被平坦化、栅绝缘膜包 括膜厚50nm的Si02膜和膜厚40nm的SiNx膜的层叠膜的比较例3的 TFT。
以下，对于使用在实施例1以及比较例1 ~3得到的TFT进行的实 马全进行说明。
〈实验1〉相对于栅极电压(Vg)的栅极漏电流(Ig)特性以及击穿耐 压的验证
图2是表示实施例1以及比较例1 ~3的TFT的相对于栅极电压 (Vg)的栅极漏电流(Ig)特性以及击穿耐压的图表。此外，下述表l 是表示比较实施例1以及比较例1 ~3的TFT的击穿耐压的结果的表。 由此，在涉及本发明的实施例1的TFT中，能够看到显著的栅极漏电 流的降低和绝缘耐压的提高，而这是从分别单独进行p-Si膜的平坦化 处理和栅绝缘膜的层叠化的结果中不能预期到的。可以认为这是由于 在实施例1的TFT中，在p-Si图形膜的上部和端部两方面，通过4册绝 缘膜具有良好的覆盖性才能实现的。再有，在图2中，IE-x(x是任 意数字)表示lxlO國x。
表1
栅绝缘膜构造击穿耐压(V)多晶硅膜的平坦化处理无有
Si02单层膜70nm26.0 (比较例1 )27.8 (比较例2)
SiNx/Si02层叠膜40nm/50nm39.0 (比4交例3 )54.0 (实施例1 )
〈实-验2 〉 4册极偏置应力电压(gate bias stress voltage )施加前后的阈 值偏移(AVth)的验证
图3是表示栅绝缘膜具有层叠构造的实施例1以及比较例3的TFT 的栅极偏置应力电压施加前后的阈值偏移(AVth)的图表。再有，阈 值偏移(AVth)是通过从施加栅才及偏置应力电压10sec后的阈值中减 去施加前的阈值而算出的。此外，在本实验中，实施例1以及比较例3的TFT均作为N型TFT制作来进行本实验。如图3所示，在p-Si膜 被平坦化了的实施例1的TFT中，和p-Si膜没有被平坦化的比较例3 的TFT比较，施加栅极偏置应力电压导致的阈值偏移减少到一半以下， 提高了可靠性。这表示通过将对提高击穿耐压有效的层叠化栅绝缘膜 形成在p-Si平坦化膜等的被平坦化了的多晶半导体膜上，能够形成兼 具高击穿耐压和高可靠性的TFT。
再有，本申请以2005年11月2日提出申请的日本国专利申请 2005-319834号作为基础，基于巴黎条约或进入的国家的法规主张优先 权。该申请的内容其全体作为参照被包括在本申请中。
此外，本申请说明书中的"以上"和"以下"均包括该数值。
权利要求
1.一种半导体装置，具有多晶半导体层、栅绝缘膜以及栅电极以该顺序层叠在绝缘基板上的构造，该半导体装置其特征在于，该多晶半导体层其表面粗糙度是9nm以下，该栅绝缘膜具有如下的层叠构造，即氧化硅膜设在多晶半导体层一侧、包括介电常数比氧化硅高的材料的膜设在栅电极一侧的层叠构造。
2. 根据权利要求1所述的半导体装置，其特征在于，上述包括介 电常数比氧化硅高的材料的膜是氮化硅膜。
3. 根据权利要求l所述的半导体装置，其特征在于，在多晶半导 体层和栅电极对置的区域中，上述氧化硅膜比包括介电常数比氧化硅 高的材料的膜的膜厚大。
4. 根据权利要求1所述的半导体装置，其特征在于，上述多晶半 导体层在剖面具有正锥形形状，而且锥形角度是45°以上。
5. 根据权利要求1所述的半导体装置，其特征在于，上述多晶半 导体层在剖面具有正锥形形状，而且锥形角度是75。以下。
6. —种根据权利要求1所述的半导体装置的制造方法，其特征在于， 该制造方法包括使用激光器使非晶半导体层结晶化而形成多晶半 导体层的工序。
7. 根据权利要求6所述的半导体装置的制造方法，其特征在于， 上述结晶化工序至少进行两次激光照射。
8. —种根据权利要求1所述的半导体装置的制造方法，其特征在于，该制造方法保持真空在同一装置内连续地形成层叠构造的栅绝缘膜。
9. 一种显示装置，其特征在于，具备根据权利要求1所述的半导 体装置。
10. 根据权利要求9所述的显示装置，其特征在于，上述显示装置 是液晶显示装置。
全文摘要
本发明提供一种即使栅电极被薄膜化也具有高击穿耐压和高可靠性的半导体装置。本发明的半导体装置具有多晶半导体层、栅绝缘膜以及栅电极以该顺序层叠在绝缘基板上的构造，该半导体装置其特征在于，上述多晶半导体层其表面粗糙度是9nm以下，上述栅绝缘膜具有如下的层叠构造，即氧化硅膜设在多晶半导体层一侧、包括介电常数比氧化硅高的材料的膜设在栅电极一侧的层叠构造。
文档编号H01L21/20GK101300681SQ20068004122
公开日2008年11月5日 申请日期2006年7月24日 优先权日2005年11月2日
发明者松木薗广志 申请人:夏普株式会社