专利名称：功率半导体模块的制作方法
技术领域：
本发明涉及通过减少部分放电从而可实现产品的长寿命化的功率 半导体模块.背景技术作为现有的功率半导体模块(power semiconductor module)，其 具有散热板、安装在散热板上的电路衬底、设置在电路衬底上的导电 困形、以包闺电路衬底的方式设置在散热板上的壳体、以及填充在壳 体内的柔软绝缘物，而且，从提高绝缘耐压特性的可靠性的观点来看， 提出有与导电困形的外周部相接触地在电路衬底的上表面设置固体绝 缘物的方案(例如，参照专利文献l).专利文献1特开2002 - 7M97号公报但是，功率半导体模块在高施加电压中使用，由此，存在从功率 半导体模块内部的浮置电位部分发生部分放电、产生绝缘不良的情 况。特别是发现在做成复杂形状的两面带电极驱动电路衬底上容易发 生部分放电.发明内容本发明是为了解决如上所述的问題而进行的，其目的是得到一 种通过减少部分放电(partial discharge)从而可实现产品的长寿命化 的功率半导体模块。本发明的功率半导体模块具有散热板；电路衬底，安装在散热 板上；导电困形，设置在电路衬底上；低介电常数膜，戾盖导电困形； 壳体，以包闺电路衬底的方式设置在散热板上；以及柔软绝缘物，填 充在壳体内.本发明的其他的特征可由以下内容得知.按照本发明，通过减少部分放电，从而可实现产品的长寿命化.附闺说明困l是表示本发明的实施方式l的功率半导体模块的剖面困.
困2是表示本发明的实施方式1的功率半导体模块的俯视困. 困3是困2所示的功率半导体模块中的一个电路块的等效电路. 困4是困1的A部的放大剖面困.困S是表示本发明的实施方式2的驱动电路衬底的俯视困. 闺6是表示本发明的实施方式3的驱动电路衬底的俯視困. 闺7是表示本发明的实施方式4的驱动电路衬底的俯視困.具体实施方式
实施方式1困l是表示本发明的实施方式l的功率半导体模块的剖面困，闺2 是其俯视困.该功率半导体模块内置有多个电路块，该电路块构成为 并联连接多个IGBT，具备共用的集电极端子、发射极端子和栅极端 子，由此，得到高耐压、大电流特性.作为参考，如困3所示，以等 效电路表示出其一个块.在金属制的底板(baseplate) 1 (散热板)上安装有驱动电路村底 2(电路衬底)、功率半导体电路衬底3和中继电路衬底13.以在陶瓷 等绝缘衬底的两面设置由铜或者铝等构成的导电(电极)困形10的方 式构成各个电路衬底，在功率半导体电路衬底3的导电困形上使用焊 料等导电性粘接部件接合有绝缘栅双极型晶体管(IGBT) 4a和续流二 极管(FWDi) 4b等功率半导体元件(芯片)4,此外，在驱动电路衬 底2的导电困形上使用焊料等导电性粘接部件接合有芯片电阻14.功 率半导体元件4中的电极(IGBT4a的发射极、栅极以及FWDi 4b的 阳极)使用AI等引线5电连接到驱动电路衬底2或者中继电路衬底13 上。此处，预先进行整理，使得IGBT4a的发射极和FWDi 4b的阳极 经由引线5与中继电路衬底的导电困形IO连接，IGBT4a的栅极经由 引线5与驱动电路衬底2的导电困形10连接，IGBT4a的集电极和 FWDi 4b的阴极经由功率半导体电路衬底3的导电困形IO相互连接. 而且，以包闺驱动电路村底2、功率半导体电路衬底3以及中继电路衬 底13的方式在底板1上设置树脂壳体(case) 7，在壳体7的上部配置 有盖(lid)8.进而，为了保持气密性和绝缘，在壳体7内填充硅胶9 (柔软绝缘物)，此外，各个电路衬底具备电极端子接合区域15，在 该电极端子接合区域15中安装有实现与装置外部的电连接的电极端子(未困示).另外，虽然在该说明中，功率半导体电路衬底3和中继 电路衬底13被分离为不同的衬底，但是，也可以在同一个绝缘衬底上 分开导电困形的形成区域来构成.困4是困1的A部的放大剖面困.在驱动电路衬底2上设置有由 铜、铝等金属构成的导电困形10.而且，以覆盖导电困形IO的方式设 置有低介电常数膜11.由此，可减少做成复杂形状的驱动电路衬底2 处的部分放电，因此，能够实现产品的长寿命化.另外，对于功率半 导体电路衬底3以及中继电路衬底13，与现有技术相同，与导电图形的外周部相接触地在绝缘衬底的上表面设置低介电常数膜11,由此， 可希望绝缘耐压的提高，无需如驱动电路村底2那样4t盖导电困形.此处，作为低介电常数膜11，可使用硅橡胶、聚耽亚胺和环氣树 脂等.特别是，作为低介电常数膜ll,若使用硅橡胶则容易装配，若 使用聚酰亚胺则耐热性会提高，若使用环氣树脂则热循环性会提高.另外，简单地对低介电常数膜ll的形成步骤进行说明，在驱动电 路衬底2的情况下，首先，通过焊料等将芯片电阻14接合在驱动电路 衬底2的导电困形上的预定位置上，通过铝引线的超声波接合等来连 接驱动电路衬底2的导电困形中的引线键合位置和功率半导体电路衬 底3上的功率半导体元件4具体地说是与IGBT4a的栅电极之间.接 着，通过焊料等将电极端子接合在导电困形io中的电极端于接合区域 15上之后，以夜盖导电困形10的方式涂敷低介电常数膜11.另一方 面，功率半导体电路衬底3或者中继电路衬底13中的低介电常数膜11 的形成如下以坏料等将功率半导体元件4接合在功率半导体电路衬 底3的导电闺形上的预定位置上之后，在进行引线键合或者电极端子 的接合之前，与导电困形的外周部相接触地涂敷在绝缘衬底的上表面 上，实施方式2图5是表示本发明的实施方式2的驱动电路衬底的俯视闺.在本 实施方式中，导电困形IO的角(corner)部为圃形(round).其他结 构与实施方式l相同，由此，与实施方式l相比，可更减少部分放电， 所以，可实现产品的进一步长寿命化。实施方式3困6是表示本发明的实施方式3的驱动电路衬底的俯视图.在本
实施方式中，导电困形10为圃形。而且，没有以低介电常数膜ll瘦 盖导电困形10.其他结构与实施方式l相同.由此，可减少做成复杂 形状的驱动电路衬底2处的部分放电，所以，可实现产品的长寿命化。 实施方式4困7是表示本发明的实施方式4的驱动电路衬底的俯視闺.在本实施方式中，以低介电常数膜n覆盖导电困形io.其他结构与实施方式3相同.由此，与实施方式3相比，可更减少部分放电，所以，可 实现产品的进一步长寿命化.
权利要求
1.一种功率半导体模块，其特征在于，具有散热板；电路衬底，安装在所述散热板上；导电图形，设置在所述电路衬底上；低介电常数膜，覆盖所述导电图形；壳体，以包围所述电路衬底的方式设置在所述散热板上；盖，配置在所述壳体的上部；以及柔软绝缘物，填充在所述壳体内。
2. 如权利要求1记栽的功率半导体模块，其特征在于， 所述低介电常数膜是硅橡胶、聚跌亚胺和环氧树脂的任意一种.
3. 如权利要求1或2记栽的功率半导体模块，其特征在于，所述导电困形的角部为圃形.
4. 一种功率半导体模块，其特征在于，具有 散热板；电路衬底，安装在所迷散热板上；圃形的导电困形，设置在所述电路衬底上；壳体，以包围所述电路衬底的方式设置在所述散热板上；以及柔软绝缘物，填充在所述壳体内.
5. 如权利要求4记栽的功率半导体模块，其特征在于， 还具有覆盖所述导电困形的低介电常数膜.
全文摘要
本发明得到一种通过减少部分放电从而可实现产品的长寿命化的功率半导体模块。本发明的功率半导体模块具有散热板(1)；电路衬底(2)，安装在散热板(1)上；导电图形(10)，设置在电路衬底(2)上；低介电常数膜(11)，覆盖导电图形(10)；壳体(7)，以包围电路衬底(2)的方式设置在散热板(1)上；以及柔软绝缘物(9)，填充在壳体(7)内。低介电常数膜(11)优选是硅橡胶、聚酰亚胺和环氧树脂的任意一种。
文档编号H01L25/00GK101154653SQ20071009219
公开日2008年4月2日 申请日期2007年3月30日 优先权日2006年9月28日
发明者川口安人, 林田幸昌 申请人:三菱电机株式会社