专利名称：导线架结构及其应用的制作方法
技术领域：
本发明涉及一种导线架(Lead Frame)结构及其应用，特别是涉及一种具有 数个彼此分离的芯片座(Die Paddle)的导线架结构及其应用。
背景技术：
封装(package)是集成电路制备过程中一个不可或缺的制作过程。在封装 制作过程中，导线架提供芯片(Die)安放的基座，并作为芯片与印刷电路板 (Printed Circuit Board; PCB)或芯片与其它外部组件电性连接的媒介。
芯片的封装歩骤，先将芯片放置在导线架的芯片座上;再以焊线连接芯片 与导线架的引脚(leads)。然后，再借助模具将芯片封入封胶树脂内；最后将不 需要的连接材料及部分绝缘材料剪切/成型，并将引脚压成预先设计好的形状。
然而，具有大面积芯片座的导线架在模具中，进行在封胶树脂的充填过程 中，会导致封胶树脂流动不易，模流不顺的问题，且因封胶树脂与导线架的物 理特性不合，两者间会有结合性不佳的问题，容易造成导线架与导线架脱层 (Delamination)的问题。因此业界为了解决上述问题，通常会在芯片座上形成 开口或减小芯片座的面积，用以疏导封胶树脂导的流动。
然而，上述在芯片座上形成开口并无法有效解决模流不顺及脱层的问题， 且减小芯片座会造成导线架于封胶后对封胶树脂支撑力不足的问题。
因此有需要提供一种成本便宜、结构简单可同时改善封装脱层芯片位移或 及导线架于封胶后对封胶树脂支撑力不足外露问题的导线架结构。
发明内容
本发明的目的在于提供一种导线架结构，以节省承载芯片的芯片座的金属 结构与芯片粘着材料的浪费，同时改善模流不顺的现象及导线架与封胶树脂间 脱层与支撑的问题。
为了实现上述目的，本发明提供了一种导线架，包括边架、第一承载座、第二承载座、数条导脚以及锚杆。其中第一承载座借助至少一个第一支撑架
(Tie Bar)与边架连接。第二承载座借助至少一个第二支撑架与边架连接，第 二承载座与第一承载座相距有一段距离，并共同定义出芯片承载区。数条导脚 设于边架之上，并往芯片承载区延伸。锚杆的一端连接于边架上，另一端则具 有一个凸出部，相对于边架而凹陷配置(Downset)于第一承载座与第二承载座 之间。
本发明的另一个实施例是在提供一种具有结构简单、成本便宜且可靠度佳
的封装体结构，包括第一承载座、第二承载座、数条导脚、锚杆、芯片、数
条焊线以及封胶树脂。其中第二承载座与第一承载座相距有一段距离，并共同 定义出芯片承载区，而芯片则粘设于芯片承载区。邻设于芯片承载区的数条导 脚，则借助数条焊线与芯片电性连接。封胶树脂包覆芯片、焊线以及导脚的一 部分。 一端具有一凸出部的锚杆，则凹陷配置于第一承载座与第二承载座之间 并包覆于封胶树脂之中。
本发明的又一个实施例是在提供一种芯片封装方法，用以节省导线架材料 的浪费，并可用来有效解决封装模流不顺，及避免导线架与封胶树脂间脱层与
支撑的问题，增加制错过程成品率，此芯片封装方法包括下述步骤首先提供 一导线架，其中导线架包括边架、第一承载座、第二承载座、数条导脚以及 锚杆。其中第一承载座借助至少一个第一支撑架与边架连接。第二承载座借助
至少一个第二支撑架与边架连接，第二承载座与第一承载座相距有一段距离， 并共同定义出芯片承载区。数条导脚设于边架之上，并往芯片承载区延伸。锚 杆的一端连接于边架上，另一端则具有一个凸出部，相对于边架而凹陷配置于 第一承载座与第二承载座之间。接着，将芯片粘设于芯片承载区。再使用至少 一条焊线，使其中一条导脚与芯片电性连接。然后使用封胶树脂包覆芯片、焊 线、锚杆以及导脚的一部分。
根据以上所述的实施例，本发明的技术特征在于采用示少两个彼此分离的 承载座来承载芯片，以取代公知整片式的芯片座。与相同尺寸的公知芯片座相 比，不仅可节省大面积的金属结构与芯片粘着材料的双重浪费，还提供芯片承 载区额外的模流空间，以降低封胶树脂流动阻力及脱层的现象。再加上采用位 于两个承载座之间的锚杆，可在封胶制作过程中，将导线架稳固地锚定于封胶 树脂中，以加强对封胶树脂的支撑，提高制作过程成品率。下面结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。
图1A为根据本发明的较佳实施例所绘示的封装体结构的结构俯视图； 图IB为沿着图1A的切线S所绘示的封装体结构的结构剖面图； 图1C为沿着图1A的切线S2所绘示的封装体结构的结构剖面图-, 图2为绘制的一种制备图1A的封装体结构所使用的导线架的结构俯视图。
其中，附图标记
100:封装体结构101:第一承载座
102:第二承载座103:导脚
104a:锚杆104b:锚杆
104c:锚杆104d:锚杆
105:心片106:焊线
107:封胶树脂跳芯片承载区
109a:凸出部109b:凸出部
109c:凸出部109d:凸出部
110a:贯穿孔110b:贯穿孔
110c:贯穿孔llOd:贯穿孔
旱垫112:障碍杠
200:导线架201:边架
202a:第一支撑架202b:第一支撑架
202c:第一支撑架202d:第一支撑架
203a:第二支撑架203b:第二支撑架
203c:第二支撑架203d:第二支撑架
S:切线S2:切线
具体实施例方式
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，特提
供一种封装体结构100作为较佳实施例来进一步说明。请参考图1A至图1C，图1A为根据本发明的较佳实施例所绘示的封装体
结构100的结构俯视图。图1B为沿着图1A的切线Sl所绘示的封装体结构100 的结构剖面图。图1C为沿着图1A的切线S2所绘示的封装体结构100的结构 剖面图。封装体结构100包括第一承载座101、第二承载座102、数条导脚 103、至少一个锚杆，例如104a、 104b、 104c和104d、芯片105、数条焊线 106以及封胶树脂107。
其中，第一承载座101与第二承载座102分别由两个彼此分离，且相距有 一段距离的金属基板所构成，用来共同定义出一个芯片承载区108，用以承载 芯片105。而芯片105则借助粘着剂，例如银胶，粘设于芯片承载区108中的 第一承载座101与第二承载座102之上。在本发明的较佳实施例中芯片105 可以是一种半导体晶粒、单芯片封装体或是一种多芯片封装体。
数条导脚103则邻设于芯片承载区108，且与芯片105相距一段距离，并 借助数条焊线106与芯片105的焊垫111电性连接。在本发明的一些实施例之 中，第一承载座101与第二承载座102相对于数条导脚103而凹陷配置(请参 考图1B)。也就是说，以数条导脚103的配置高度为基准，第一承载座101与 第二承载座102的配置高度低于数条导脚103的配置高度。但在其它实施例之 中，第一承载座101与第二承载座102与数条导脚103配置于同一平面。
锚杆104a和104b以及锚杆104c和104d分别对称的凸设于第一承载座 101与第二承载座102之间。其中每一支锚杆，例如104a(104b、104c或104d)， 的一端具有一个凸出部，例如109a(109b、 109c或109d)。并且每一个凸出部 109a、 109b、 109c或109d相对于第一承载座101与第二承载座102的高度向 下凹设(如图1C所绘示)。因此在本发明的一些实施例之中，第一承载座101 与第二承载座102二者，接与凸出部109a、 109b、 109c及109d四者位于不同 平面。但在其它实施例之中，第一承载座101与第二承载座102 二者，与凸出 部109a、 10%、 109c及109d四者位于同一个平面。
在本实施例之中，每一个凸出部109a、 109b、 109c或109d为一种相对于 该第一承载座101与该第二承载座102 二者而凹陷配置的固定锚，且每一个固 定锚之中具有一个贯穿孔，例如贯穿孔110a、 110b、 110c或110d。
封胶树脂107则包覆于芯片105、数条焊线106、锚杆104a、 104b、 104c 和104d以及数条导脚103的一部分。其中封胶树脂107不仅包覆凸出部109a、109b、 109c或109d，更填充于贯穿孔110a、 llOb、 110c或110d之中。
封装体结构100的制备方法包括下述步骤首先提供一个导线架200，请
参考图2，图2绘制的一种制备图1A的封装体结构100所使用的导线架200
的结构俯视图。导线架200包括边架201、第一承载座101、第二承载座102、
数条导脚103以及锚杆104a、 104b、 104c和104d。
其中边架201为一框体，而第一承载座101借助至少一个第一支撑架，例
如第一支撑架202a、 202b、 202c和202d，分别连接于边架201上。其中第一
支撑架202a和202b以及202c和202d分别彼此对称地连接第一承载座101
与边架201。
第二承载座102借助至少一个第二支撑架，例如第二支撑架203a、 203b、 203c和203d，分别连接于边架201上。其中第二支撑架203a和203b以及203c 和203d分别彼此对称地连接第二承载座102与边架201。且第二承载座102 与第一承载座101相距有一段距离，并共同定义出芯片承载区108。
数条导脚103设于边架201的障碍杠(Dam bar) 112上，并往芯片承载区 108延伸。在本发明的一些实施例之中，第一承载座101与第二承载座102相 对于边架201而凹陷配置。
锚杆104a、 104b、 104c和104d的一端皆连接于边架201上，而其另一端 则具有-一个凸出部109a、 109b、 109c或109d。在本实施例之中，锚杆104a 和104b以及锚杆104c和104d具有凸出部的一端，分别对称地凸设于第一承 载座101与第二承载座102之间，并且相对于第一承载座101与第二承载座 102的高度而向下凹设。
接着，借助粘着剂，例如银胶，将芯片105粘设于芯片承载区108中的第 二承载座102与第一承载座101之上。再使用至少一条焊线106，使芯片105 的焊垫111对应导脚103电性连接。然后以封胶树脂107包覆芯片105、锚杆 104a、 104b、 104c和104d以及每一条导脚103与焊垫111电性连接的一部分。 其中封胶树脂107不仅包覆凸出部109a、 109b、 109c或109d，更填充于贯穿 孔110a、 110b、 110c或110d之中。
继续进行后段制作过程，例如进行去胶(Dejimk)制作过程，利用冲压的刀 具(Punch)将位于相邻导脚103之间所沾粘的废弃树脂去除。并进行去纬 (Tri腿ing)制作过程，用机械模具将导脚103与障碍杠112之间的障碍杠112切除。并切断第一支撑架202a、 202b、 202c和202d以及第二支撑架203a、 203b、 203c和203d与边架201之间的连结。
接着，再进行成形(Forming)制作过程，借助连续冲压(Punch)方式来弯折 接脚103暴露于外的部分，使接脚103弯曲成产品所预设的形状。后续，进行 去框制作过程(singulation)，以移除边架201而行成如图1A和图IB所绘示 的封装体结构100。
值得注意的是，由于第一支撑架202a、 202b、 202c和202d以及第二支撑 架203a、 203b、 203c和203d已遭切断，因此在成形制作过程中锚杆104a、 104b、 104c和104d具有支撑与稳定封装体结构100的作用，可增进此一步骤 的制作过程精准度。
根据以上所述的实施例，本发明的技术特征在于采用示少两个彼此分离的 承载座来承载芯片，以取代公知整片式的芯片座。与相同尺寸的公知芯片座相 比，不仅可节省公知大面积的金属结构与芯片粘着材料的双重浪费，更提供芯 片承载区额外的模流空间，以降低封胶树脂流动阻力及导线架与封胶树脂间脱 层的问题。再加上采用位于两个承载座之间的锚杆，不仅可在封胶制作过程中， 将导线架稳固地锚定于封胶树脂中，以加强对封胶树脂的支撑，可提高制作过 程成品率。
值得注意的是，上述制作过程歩骤仅用以说明本发明的较佳实施例。在其 它实施例之中，可根据封装制作过程的需要，在不脱离本发明的精神和范围内， 对上述步骤进行制作过程简化或增加额外制作过程。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这 些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1、一种导线架结构，其特征在于，包括一边架；一第一承载座，借助至少一第一支撑架与该边架连接；一第二承载座，借助至少一第二支撑架与该边架连接，其中该第二承载座与该第一承载座相距有一距离，并共同定义出一芯片承载区；数条导脚，设于该边架之上，并往该芯片承载区延伸；以及一锚杆，一端连接于该边架上，另一端则具有一凸出部，配置于该第一承载座与该第二承载座之间。
2、 根据权利要求l所述的导线架结构，其特征在于，该凸出部相对于该 边架而凹陷配置于该第一承载座与该第二承载座之间，该第一承载座与该第二 承载座两者也相对于该边架而凹陷配置，使该第二承载座和该第一承载座两者 与该凸出部设于不同平面。
3、 根据权利要求2所述的导线架结构，其特征在于，该凸出部为一固定 锚，相对于该第一承载与该第二承载座二者而凹陷配置，且该固定锚具有一贯 穿孔。
4、 根据权利要求1所述的导线架结构，其特征在于，该突出部具有一贯 穿孔。
5、 根据权利要求l所述的导线架结构，其特征在于，该凸出部相对于该 边架而凹陷配置于该第一承载座与该第二承载座之间，且该第一承载座与该第 二承载座两者也相对于该边架而凹陷配置，使该第二承载座和该第一承载座两 者与该凸出部设于相同平面。
6、 一种封装体结构，其特征在于，包括-一第一承载座；一第二承载座，与该第一承载座相距有一距离，并共同定义出一芯片承载区；数条导脚，邻设于该芯片承载区；一锚杆， 一端具有一凸出部，配置于该第一承载座与该第二承载座之间； 一芯片，粘设于该芯片承载区；数条焊线，电性连接该导脚与该芯片；以及一封胶树脂，包覆该芯片、该焊线、该锚杆以及该导脚的一部分。
7、 根据权利要求6所述的封装体结构，其特征在于，该凸出部为一固定锚，且该固定锚具有一贯穿孔，该封胶树脂系包覆该固定锚，并填充于该贯穿 孔之中。
8、 根据权利要求7所述的封装体结构，其特征在于，该凸出部还凹陷配 置于该第一承载座与该第二承载座之间，且该第一承载座与该第二承载座两者 相对于该导脚而凹陷配置，该第一承载座与该第二承载座与凸出部位于不同平 面。
9、 根据权利要求7所述的封装体结构，其特征在于，该凸出部还凹陷配 置于该第一承载座与该第二承载座之间，且该第一承载座与该第二承载座两者 相对于该导脚而凹陷配置，使该第二承载座和该第一承载座两者与该凸出部设 于相同平面。
10、 一种芯片封装方法，其特征在于，包括 提供一导线架，其中该导线架包括一边架；一第一承载座，借助至少一第一支撑架与该边架连接； 一第二承载座，借助至少一第二支撑架与该边架连接，其中该第二承载座与该第一承载座相距有一距离，并共同定义出一芯片承载区； 数条导脚，设于该边架之上，并往该芯片承载区延伸；以及 一锚杆， 一端连接于该边架上，另一端则具有一凸出部，配置于该第一承载座与该第二承载座之间；将一芯片粘设于该芯片承载区；使用至少一焊线，电性连接这些导脚的一个与该芯片；以及 使用一封胶树脂，包覆该芯片、该焊线、该锚杆以及该导脚的一部分。
全文摘要
本发明公开了一种导线架(Lead Frame)结构及其应用，此导线架结构包括边架、第一承载座、第二承载座、数条导脚以及锚杆。其中第一承载座借助至少一个第一支撑架(Tie Bar)与边架连接。第二承载座借助至少一个第二支撑架与边架连接，第二承载座与第一承载座相距有一段距离，并共同定义出芯片承载区。数条导脚设于边架之上，并往芯片承载区延伸。锚杆的一端连接于边架上，另一端则具有一个凸出部，配置于第一承载座与第二承载座之间。
文档编号H01L23/495GK101442036SQ20071018776
公开日2009年5月27日 申请日期2007年11月23日 优先权日2007年11月23日
发明者张恩寿, 彭达麟, 苏振平, 郑益骐, 陈佳玉 申请人:华泰电子股份有限公司