集成电路以及采用该集成电路的装置的制作方法

专利名称：集成电路以及采用该集成电路的装置的制作方法
技术领域：
本发明涉及一种集成电路，该集成电路适于在高频率下使用，包 括具有输入和输出的第一电容器以及接地连接。
本发明还涉及采用该集成电路的装置，以及一种利用其它部件装 配所述集成电路而没有由于静电放电导致的故障的方法。
背景技术：
根据WO-A2004/114397已知这种集成电路。已知的集成电路是一 种集成无源网络，该集成无源网络包括半导体衬底(下文中还称作无 源IC)中的沟电容器。垂直互连通过衬底延伸。具体地，将垂直互连 用作接地连接。如在RF设计领域中已知的，提供正常的接地连接对于 适当的操作而言是非常重要的。合适地，利用一个或更多个电子器件 (如有源部件(通常称作IC的))装配集成电路，以使能封装内系统 (system-in-a-package)。这种具有无源IC的封装内系统具体地涉及RF 应用，因为这里不能忽略互连和无源部件的寄生阻抗，因此需要整体 设计以合适的性能进行布置。
因此，本无源IC和/或整个封装内系统相对地易受在装配期间出现 的静电放电脉冲的影响。如果使用诸如Zener二极管之类的有源ESD保 护元件，则由于衬底的高电阻率使得这种有源ESD保护元件的操作受 到妨碍。将该电阻率选择为使无源IC中任何电感器的性能最佳，然而 该电阻率的缺点在于在诸如二极管之类的有源元件之间出现的串扰， 除非有源元件被彼此屏蔽。此外，正常的ESD保护需要从ESD保护元 件至器件外部的传导路径。通常，这样的传导路径是由衬底内良好的 传导区域构成的。然而，利用高电阻率衬底不容易使能这种良好的传 导区域。

发明内容
因此，本发明的目的是提供一种ESD保护，该ESD保护用于公开 文本中所定义的那种集成电路，具体地，用于无源IC。
其中实现了该目的，通过在电容器输出与接地连接之间的电阻部 件(resistive component)将电容器ESD保护，电阻部件具有足够高的 电阻值，以防止在接地连接的RF性能方面的任何巨大扰动。
根据本发明的这一方面，在无源IC内通过在电容器输出与接地连 接之间的电阻部件将电容器ESD保护，所述电阻器具有足够高的电阻 值，以防止在RF接地方面的任何巨大扰动。由于电阻部件的选择，在 无源IC的操作期间在电阻部件上不出现DC电压。如果需要的话，可以 将附加电容器与电阻部件串联。这里术语"电容器输出"用于限定在最 终装配之后连接至接地的输出。
因此，对这种电阻ESD保护的使用使得对于ESD保护起到合适的 作用而不降低RF的性能。ESD峰值的减小是巨大的。如根据机器模型 给出的，对于50V的ESD脉冲，峰值电压的减小是4倍(从80V至20V)。 如根据人体模型给出的，对于300V的ESD脉冲，峰值电压的减小甚至 更多。在没有电阻器的情况下，发现峰值电压在200V以上。在远远大 于200ns的时间帧内保持峰值电压。在采用电阻器的情况下，峰值电压 小于20V，在10ns之后己经开始耗散。
已经发现，这种在内部接地与外部接地之间的耦合对无源IC的RF 特性有边缘扰动。在900MHz下接地阻抗略微更高(1.5比1.1欧姆阻抗 值)。内部与外部接地之间的耦合随频率增大，在lGHz下约50dB，在 3.0GHz下小于30dB。这些是耦合的可接受级别。
优选地，电阻部件是电阻器，所述电阻器具有附加的优点是小尺 寸。然而，可选地可以使用电感器或电容器。要求电阻部件的阻抗比 将要保护的电路(即，电容器)的阻抗低。
合适地，ESD保护的电阻值至少是连接的阻抗的10倍，所述连接
是从接合焊盘至集成电路外部的接地之间的连接。例如，这样的连接 是由接合线制成的。那么在约2GHz的频率下其阻抗是6Q。然后合适 地，电阻值大于60Q，例如高达200Q。应该将电阻部件(下文中还称作ESD电阻器)设计为允许跟随有
ESD脉冲的峰值电流流过。如果ESD电阻器旨在防止在装配期间或装 配之前对ESD事件的破坏，贝!JESD脉冲的电压以及跟随的电流相对低， 并且在所掺杂的多晶硅中的电阻器足够了，而TiWN的电阻器是可用 候选之一。如果希望将SD保护级别从2kV改进至4kV，则应该针对3A 的峰值电流来设计电阻器。
具体地，如本申请的


中讨论的，该ESD保护适于无源IC。 在用于RF功率应用的这种无源IC中，不能将功率放大器的一级的输入 通过与该级的输出相同的接地来去耦合或接地，因为相同接地的连接 将在功率放大器的所述输入与输出之间引入过多的耦合。这导致了在 功率放大器的操作方面的不稳定性。因此，需要对前述级的输入或输 出的分立接地。最优选地，将所述分立接地与功率放大器的第一和第 三级的输出耦合。还将ESD电阻器与功率放大器的第三级耦合。
然而，本发明的ESD保护不限于在RF功率放大器模块的内容中的 使用，还可以有利地用于包括ESD敏感器件在内的任何器件，如具体 地，具有相对低(即100V以下，具体在50V以下)DC击穿电压的电容 器。具体地，本发明还有用于具有相对大内部阻抗的高密度电容器， 具体地，具有100pF或更少的(具体小于50pF的)电容的电容器。

将关于附图进一步阐明本发明的这些和其它方面，其中并未将附 图绘制为縮放，附图仅仅是图示性的，在不同附图中相同的参考数字
表示相同的特征，附图中
图l示出了本发明的装置的截面图2-4示出了在制造其中使用的IC中的若干阶段的截面图5示出了线接合之后去耦合脉冲ESD保护电阻的等效电路； 图6和7示出了如根据两种不同ESD模型测量的针对具有或不具有
ESD电阻器的电路峰值电压的减小，其中所述峰值电压是在ESD事件
之后经过的时间的函数。
具体实施例方式
图l示出了本发明的、具有无源IC 100的装置200的第一实施例的 截面图。该无源IC 100包括第一侧101和第二侧102，并且为该无源IC 100提供半导体材料的互连衬底140。衬底140包括从第一侧101延伸至 第二侧102的垂直互联。利用粘合剂105将无源IC 100的第二侧102附着 在载体衬底150的第一侧151。接合线90从无源IC 100上的接合焊盘95 延伸至载体衬底150上相应的接合焊盘155。电垂直互联160通过载体衬 底150延伸至载体衬底150第二侧152上的端子170，所述第二侧152远离 第一侧151在第一侧151对面。热垂直互连161延伸至第二侧的至少一个 热端子171。载体衬底150还包含一个或更多个电感器158，所述一个或 更多个电感器158至少在大多数情况下与第一侧151上的接合焊盘155
相耦合。
除了互连120和接合焊盘95之外，将无源元件111-113限定在了无 源IC 100的第一侧101上。为这些接合焊盘中的一些接合焊盘提供至载 体衬底150的接合线，为其它接合焊盘提供至电器件50的焊球(solder ball),其中电器件50被装配在无源IC IOO顶部。可选地，例如可以利 用接合线、TAB-箔等在任何电器件50与无源IC IOO之间提供另一连 接。电器件50的示例包括功率放大器、功率控制集成电路、开关、带 通滤波器(如体效应声波滤波器)、以及阻抗匹配网络，具体地阻抗匹 配网络具有以MEMS-元件或变容二极管(vamctor)形式的可变电容 器。
半导体材料的衬底140已调节过电阻率，以便允许在衬底140上限 定高质量的电感器。具体地，例如，通过注入诸如氩、氖、氮之类的 惨杂剂，或通过采用电子束(e-beam)进行照射，至少在衬底140的一 部分中将电阻率增大。合适的电阻率是大于lkQ/的电阻率。
参见图2-4，将参考对无源IC IOO的制造对无源IC IOO的结构进行 更详细的讨论。
图2-4示出了根据第一实施例的对无源IC IOO的制造。在第一侧 101上限定绝缘层104。在衬底140上蚀刻沟槽并且利用电材料141和导 电材料142填充沟槽，以限定电容器lll。由于该电容器lll的形状使得该电容器具有相对高的电容密度(具体地，25-100nF/mn^或甚至更 大)。沟槽的形状取决于可以最佳化的设计。可选地，如在未预先公开 的申请PH005852 (EP 06300422.0)中描述过的，它可以包括衬底中空 腔内的柱式结构。合适地，电材料包括氮化物，最适合地，电材料包 括氮氧氮层叠。采用本领域技术人员已知的方式采用导电粒子来掺杂 沟槽的表面143，以起到电容器极电极的作用。合适地，传导材料142 是以现有方式掺杂的多晶硅。此外，有利地而不是必要地，在沟槽的 外部在选择的区域提供传导材料142。在该示例中，某一区域用作电阻 器112，另一区域用作阻挡层(barrier layer) 131，所述阻挡层131将是 通过互连衬底140的垂直互连130的一部分。采用本领域技术人员己知 的方式按照期望的图案提供电介质材料144，以限定至无源部件lll、 112的触点。
图3示出了在提供了金属化结构120之后的第二阶段中的无源IC 100，包括导电和电绝缘图案。金属化结构120包括附加电容器113。该 电容器比沟槽电容器lll具有更低的电容密度，其中通常在RF应用中 需要该电容器，即使采用更好的击穿电压和低欧姆的电极更精确地限 定它。在分立的层中为电阻器111提供触点111A。采用另外的金属层 121扩展了金属化结构120。金属层121具有大厚度(即，合适地，超过 l微米)，以限定以RF频率正常工作的电感器。此外，该厚度必须大于 在使用中的频率下电流的穿透深度(penetration depth)的两倍。该穿 透深度取决于金属层121的材料，所述金属层121的材料可以是诸如 铝、铜、金之类的金属，诸如铝铜、铝硅、铝镁之类的合金，或甚至 掺杂的多晶硅。示出了金属层121被另外的电介质层122所覆盖。将打 开或去除该另外的电介质层122，以便可以访问金属层121中的任何接
合焊盘(未示出)。
图4示出了在对无源IC IOO的制造中的另外的阶段。这里，通过对 来自第二侧102的通孔135进行湿化学蚀刻以及随后提供的导电材料 132，制造垂直互连130。在对通孔135的制造中，利用半导体衬底140 前侧的蚀刻停止层来使蚀刻结束。这可以是传统的绝缘层104 (如氮化 物或氧化物)，然而可选地可以是金属层。将导电材料132沉积在蚀刻的通孔135的壁上以及沉积在金属化 结构120的任何暴露的金属上。优选地，不完全填充通孔135。具体地 在热循环期间或另外的装配步骤期间，这防止由于衬底140与通孔135 中金属的差热膨胀(differential thermal expansion)导致在半导体衬底 140中形成裂缝。
有利地，该导电材料132包括阻挡层，所述阻挡层防止在衬底材 料(例如硅)与垂直互连顶部暴露的金属化结构(例如铝或铝合金) 之间形成不期望的合金。在实践中发现，使用钛作为阻挡层不能给出 合适的结果，这是因为钛引起在铝和硅和/或钛之间的反应。这里使用 镍与另外的传导层(如，银、铝、铝合金、铜、钯、氮化钛或金)的 层叠。有利地发现，得到的垂直互连具有低阻抗并且不遭受互连130 的镍层内的磁流。
关于衬底的散热器(heat spreader)功能
根据本发明的第一方面，通过衬底140的垂直互连130为装配在前 侧101上的功率放大器提供接地路径，将衬底140用作热学路径。具体 地，发现存在针对互连衬底的最佳厚度，在所述最佳厚度的情况下得 到正常的接地以及可接受的热耗散。对于具有湿蚀刻通孔的硅衬底的 情况，该最佳厚度在100至300微米的范围内。如果衬底140具有小于100 微米的厚度，则半导体衬底140顶部的任何电感器的质量因子下降到适 当级别以下。此外，发现总体热电阻增大。如果衬底具有大于300微米 的厚度，则垂直互连130的寄生电感增大到可接受的级别以上，并且 RF接地性能将变差。在干蚀刻通孔的情况下，厚度可以如同400微米 那样大。
显然，如果衬底具有比衬底内热的有效分布更大的侧向宽度，则 该最佳厚度是尤其恰当的。当然，这适于本发明的平台器件。
此外，发现根据本发明第一方面对无源IC IOO的使用导致了RF功 率放大器50器件的更低结(junction)温度。此外，这种更低的结温度 使得功率放大器器件的操作得以改进。发现功率放大器的线性性对于 工作温度以及正常的电接地都非常敏感。通过使用本构造实现了以上 两点。实际上，在功率放大器在无源IC上的情况下，装置的热电阻Rth比将放大器直接装配在层板(laminate)载体衬底150的情况下装置的 热电阻小。由于存在无源IC100及其半导体衬底140，所以热非常快地 流"出"。因此，由于结温度Tj是Rth的函数，所以结温度Tj更低。
这种改进的散热归因于以下事实功率放大器不是以最大功率连 续操作的部件。可以将功率放大器的操作看做是具体在与基站连接时 以及在放大信号时出现的一系列功率突发(power burst)。通常，这导 致了由于将放大器加热和冷却引起的温度的巨大变化。现在通过将半 导体衬底用作散热器，使温度保持相对恒定。此外，作为散热器的操 作是有利的，这是因为通常几乎不出现"稳定状态"，在所述稳定状态 下将无源IC 100的半导体衬底140完全加热。为此，从无源IC100的衬 底140至层板载体衬底150的热传递不是很重要。显然，这还取决于所 使用的通信标准以及调制方案(例如，GSM、 W-CDMA、蓝牙，等等)。
改进的散热不仅对放大器的效率作出贡献，还防止由于在衬底与 其中的导电连接(过孔)之间热膨胀系数的不同导致裂缝。附加效果 涉及层板的膨胀和收縮。层板具有与半导体衬底不同的热膨胀系数 (CTE)，这在封装中(例如，在细间距球栅阵列封装(fme pitch ball grid arrypackage)中)是已知的情况。己知，由于与芯片相比层板的不同 收缩，使得在热循环期间的冷却阶段对于封装的稳定性是最成问题的。 现在，采用本发明，几乎没有冷却，并且还几乎没有快速的冷却，局 部最大温度在采用半导体材料的层板的界面处降低。简言之，这对热 循环的可靠性作出了贡献。
显然，垂直互连的阻抗取决于连接的实际长度。在一个实施例中， 通过从半导体衬底的后侧(rear side)进行湿化学蚀刻，以及通过随后 将得到的表面金属化，制造互连。这种湿蚀刻导致了锥形通孔。衬底 厚度的任何变化将导致衬底前侧的通孔(以及采用通孔的互连)的横 截面积的偏差。因此，具体地该横截面积的尺寸与垂直互连的阻抗有 关。当使用处于所选择的范围内(具体地在优选的范围内)的衬底厚 度时，垂直互连的阻抗的该偏差对器件的正常功能有着微不足道的影 响。
合适地，垂直互连不仅为放大器提供单个接地路径，还提供多个接地路径。将这些接地路径电耦合至功率放大器中的不同级，如输入
和输出以及任何中间级。需要针对RF功率放大器(PA)使用多个接地，
以便确保放大器的充分稳定性。在RF电路中，互连还具有相关阻抗
(relevant impedance)。在没有多个接地的情况下， 一个级中接地阻抗 的偏差(例如，由于功率放大器操作导致的)将限定另一级中的接地 电平。这引入不可控制的伪迹，所述伪迹扰乱了放大器的高效操作。 此外，这种耦合的接地可以用作附加反馈以及放大器内循环的产生， 其中将把放大后的电流反馈至放大器的输入。这是不期望的，因为这 可能引起击穿。
现在根据本发明发现，根据RF观点，从垂直互连的前侧端至相邻 垂直互连的前侧端的路径的阻抗足够使得接地彼此独立。这还适于以 下情况当垂直互连的金属化实际上在垂直互联衬底140的整个第二侧 102上延伸时，(例如，不将第二侧102上的金属化图案化)。此外，这 种不存在图案化的优点在于，金属化倾向于改进从半导体衬底至粘合 剂的热传递，所述粘合剂处于无源IC 100与载体衬底150之间。
关于无源部件
无源IC IOO包括不同类型的电感器和电容器以及还包括电阻器。
每种类型的电感器和电容器具有其自己的特性，可以在对无源IC的RF
设计中针对不同的功能元件来开发电感器和电容器:
-沟槽电容器，具有高电容密度(具体地约10nF/mm2，合适地在
20nF/mr^以上)以及相对击穿电压。这些对于去耦合应用是有用的。 -平板电容器，具有处于中间金属化层中的上电极。这对精确限
定电容器作出贡献。合适地，该平板电容器的电容密度在100至
200pF/mn^之间。按照WO2001061847中授权的一样构造该平板电容
器。该电容器非常适于RF应用。
-底部金属层中的电感器，该电感器的优点是相对高分辨率的图
案化，这使能提供许多匝。然而，金属层的厚度是相对有限的(例如，0.2至0.6微米的量级)，使得质量因子是有限的。例如该电感器适于RF
扼流圈(choke)应用。
-顶部金属层中的电感器，该电感器具有的优点是相对高的质量因子，这是因为选择了比在0.8至2.5GHz之间的相对高频率下电流的穿
透深度的两倍大的厚度。此外，该电感器具有的优点是，可以将该电
感器限定为互联线的一部分。合适地，以u形提供这样的电感器。将
该电感器限定在与接合焊盘所在的层相同的层中。 -中间金属层中的电感器(厚度约为l微米)。 由于该多种可用类型的无源元件以及多个接地的可用性，使得无
源IC使能替换所有离散的元件，其中所述多个接地采用通过衬底延伸
的垂直互连。此外，这使能在不增大功率放大器模块的尺寸的情况下 提高功能性。
具体地，无源IC是功率放大器器件，这是因为功率放大器使用高 功率(例如，大于3W)，所述高功率比诸如收发器、显示器等之类的 许多其它器件的功率大。此外，阻抗匹配需要多个大尺寸的无源部件， 其中功率放大器以及在天线处需要所述阻抗匹配。此外，无源IC允许 针对多于一个频带提供功率放大器以及阻抗匹配。
关于功率放大器
-具体地，将功率放大器设计为适于RF应用，如在900MHz以上 直到3GHz的频带。该频谱包括GSM、 CDMA、 W-LAN、 WiMAX、 802.11 以及其它通信标准。这里信号放大的非线性性非常快速地引起噪声或 效率的巨大降低。
-可以采用倒装片布置将功率放大器放置在互连衬底上。这以最 小损耗(loss)使能从接地至功率放大器(PA)的线性连接。
例如，在诸如Qubic4之类的SiGe技术中论证了功率放大器。有利 地，可以对功率放大器上的电源以及接地路径选择(roimting)进行电 路布置(layout)，以便通过良好分布(例如，星形连接(star connection)) 来改进功率和接地性能。 一个改进在电路布置侧，另一改进在过孔自 身中(例如，通过在过孔中使用铜)能够将这些过孔设计为改进接地 电感(ground inductance)以及热传递。
可以在无源IC上提供若干放大器。这样的构造适于多频带功率放 大器模块。
在功率放大器与互连衬底之间使用具有小间距的焊球。这是可行
ii的，因为在在这两个部件的CTE之间不存在差别。结果是小型化。 关于无源IC
在一个实施例中，无源IC限定了从至功率放大器的输入一直通向
至天线的输出的电路元件(除了其中的某些特定功能以外)。
功率放大器通常包括多个级，在该示例中包括3级。在功率放大 器的级之间实施级间阻抗匹配。在最终放大级之后，信号通过输出匹 配、天线开关、低通滤波器以及阻抗匹配网络。天线开关使能在发射 与接收频带之间的切换。在天线开关与至低噪放大器的输出之间存在 另外的互连，所述低噪放大器用于放大所接收的信号。在该示例中，
将低通滤波器与阻抗匹配网络集成到单个功能块中。如果无源ic适于
以多于一个频带来处理信号，则还提供频带开关。具体地，这样的频 带开关存在于功率放大器与天线开关之间。
级间阻抗匹配包括LC网络，其中将电容器连接在信号线中，将电 感器耦合在信号线与接地之间。在合适的示例中，这样的LC网络包括 3个电感器和2个电容器。
在本装置中，在无源IC上以及在载波衬底中，可以将电容器和电 感器限定在功率放大器器件中。在合适实施例中，在无源IC上提供级 间匹配的电感器中的至少一个电感器。这具有的优点是使功率放大器 器件的尺寸最小。在例如采用焊接突起(solder bump)以倒装片定向 将功率放大器装配到无源IC的实施例中，将电感器合适地限定在功率 放大器对面的区域内。这是可行的，因为电感器用作RF扼流圈，对于 RF扼流圈而言质量因子并不非常相关。为了使噪声最小，对放大器进 行设计使得与所述电感器重叠的区域保持无敏感部件。然而，在功率 放大器器件中提供级间匹配的电容器。因为采用比无源IC更高的分辨 率来限定功率放大器器件，所以可以为放大器器件中的电容器提供相 对高的电容密度。此外，将电容器集成在放功率放大器中减小了至电 容器的互连的长度，以及互连所具有的任何寄生电感。
对于输出匹配而言情况是不同的。功率放大器中的阻抗非常低， 具体地只有几欧姆，而RF应用中低标准阻抗等级被定义为50Q。这里， 输出匹配使能转换。由于尺寸要求，使得优选地在载波衬底中实施转
12换。这还允许使用彼此顶部具有耦合的线圈的电感器。此外，将无源 IC上从放大器的输出至输出匹配的互连限定为非常低欧姆的互连。此
外，采用多个焊接凸起来进行放大器与无源ic的连接。为互连给定足
够的宽度，而无源IC后侧的接地的金属面为互连提供带状线(stripline) 特征。利用接合线使能连接至载体衬底。
对于低通滤波器，要求具有低损耗以及防止通过衬底的任何寄生 耦合。此外，指定的容限低。因此，主要在对于衬底而言正常的方向 上出现寄生耦合。该耦合是由磁场引起的，而电场至少基本上不存在。 这种寄生耦合的来源是载体衬底与无源IC之间的任何接合线以及通过 衬底的垂直互连。为了改进低通滤波器，将电感器限定在无源IC中， 而在天线开关与至天线的输出之间不存在任何接合线。
尽管该示例示出了在载体衬底150中提供电感器，然而可以将电 感器限定在分立的器件中以便减小载体衬底150的复杂度。这样，可以 将引线框(lead frame)而不是层板用作载体衬底150。例如，如本身 根据WO-A 2003/85729已知的，分立的器件是集成在包封模具 (encapsulating mould )中的金属层。
合适地，无源IC使能根据至少两个分立的频带来处理信号。这样， 可以将功率放大器器件以及功率控制器件设计为针对这两个频带进行 操作。具体地，功率放大器器件包括针对第一频带的第一部分以及针
对第二频带的第二部分，所述部分是独立的平切没有任何相互的连接。 合适地，将针对功率控制信号的互连限定在这两部分之间的无源IC上
的区域中。在针对不同频带的部分之间的功率放大器器件中限定隔离 区域。然后无源IC上的功率控制互连可以在该隔离区域以下延伸。 关于无源的ESD保护
为了保护无源IC免受可能在装配期间出现的静电放电脉冲，无源 IC包括专用保护。具体地，无源IC中的小电容器对ESD脉冲非常敏感。 可以将这样的电容器实现为平板电容器，然而可选地实现为衬底中的 沟槽电容器。将二极管或其它有源元件集成在无源IC中是困难的。由 于衬底的高电阻率使得容易出现单独有源元件之间的串扰，除非实现 对元件的具体屏蔽。根据本发明的该方面，通过在无源IC内在电容器输出与接地连接 之间的电阻器将电容器ESD保护，所述电阻器具有足够高的电阻值以
便防止RF接地出现任何巨大扰动。由于对电阻器的选择，使得在使用 无源IC期间在电阻器上不存在DC电压。如果需要的话，能够将附加电 容器与电阻串联。这里术语"电容器输出"用于限定在完成装配之后连 接到接地的输出。
图5示出了在装配之后的情况下、根据本发明的、具有ESD保护的 无源IC的等效电路。电容器C1是具有相对低击穿电压的电容器，该电 容器对于在装配期间出现的ESD脉冲敏感，所述在装配期间出现的 ESD脉冲通常比在使用器件期间出现的低。该情况下，电容器C1是具 有30pF电容以及lQ电阻的平板金属绝缘体金属电容器。将电容器的输 入耦合至内部电路，采用标准阻抗50Q为所述内部电路自身提供的接 地连接。通过接合线将电容器输出耦合至外部接地EG。如在频率2GHz 下计算的，接合线具有典型的电阻0.1Q以及电感1.0nH。这里，还将电 容器输出耦合至接合焊盘95，可以将另外的部件装配到所述焊盘95。 在本发明中，为ESD保护提供合适的电阻器，所述电阻器在仅仅0.2nH 的寄生电感上提供至内部接地的连接。合适地，这是利用通过衬底的 垂直互连被使能的。还采用50Q的阻抗从另外的内部接地IG将所述电 阻器耦合。
图6和7示出了根据两个模型——机器模型(图6)下的50V峰值以 及人体模型(图7)下的300V峰值得到的ESD峰值电压的减小。ESD 峰值的减小是很大的。如根据机器模型给出的，对于50V的ESD脉冲 而言，峰值电压减小了4倍(从80V至20V)。如根据人体模型给出的， 对于300V的ESD脉冲而言，峰值电压的减小甚至更多。在没有电阻器 的情况下，发现峰值电压在200V以上。在远远大于200ns的时间帧内 保持峰值电压。在采用电阻器的情况下，峰值电压小于20V，在10ns 之后已经开始耗散。
已经发现，这种在内部接地与外部接地之间的耦合对无源IC的RF 特性有边缘扰动。在900MHz下接地阻抗略微更高(1.5比1.1欧姆阻抗 值)。内部与外部接地之间的耦合随频率增大，在lGHz下约50dB，在3.0GHz下小于30dB。这些是耦合的可接受级别。
合适地，ESD保护的电阻值至少是从接合焊盘至外部接地之间的 连接的阻抗的10倍。例如，在接合线的情况下，在约2GHz的频率下这 样的连接阻抗是6Q。然后合适地，电阻值大于60Q，例如高达200Q。
可以将ESD电阻器设计为允许跟随有ESD脉冲的峰值电流流过。 如果ESD电阻器旨在防止在装配期间或装配之前对ESD事件的破坏， 则ESD脉冲的电压以及跟随的电流相对低，并且在所掺杂的多晶硅中 的电阻器足够了，而TiWN的电阻器是可用候选之一。如果希望将SD 保护级别从2kV改进至4kV，则应该针对3A的峰值电流来设计电阻器。
具体地，如本申请中讨论的，该ESD保护适于无源IC。在用于RF 功率应用的这种无源IC中，不能通过正常接地来将输入级去耦合或接 地，因为这将在输入与输出之间引入过多的耦合，所述过多的耦合引 起不稳定性。然而，这不限于此，并且可以有利地用于包括ESD敏感 器件(如具体地沟槽电容器)在内的任何器件。
权利要求
1、一种集成电路，适于在高频下使用，并且包括具有输入和输出的第一电容器以及接地连接，其中，通过在电容器输出与接地连接之间的电阻器将电容器ESD保护，所述电阻器具有足够高的电阻值以防止对于接地连接的RF性能方面的实质性影响。
2、 根据权利要求l所述的集成电路，还包括半导体材料的衬底。
3、 根据权利要求1或2所述的集成电路，其中，所述集成电路是 集成的无源部件、互连以及接合焊盘的电路，能够将其它器件装配到 所述集成电路，而所述半导体材料的衬底具有至少0.5kQcm的电阻率。
4、 根据权利要求2所述的集成电路，其中，所述第一电容器是由 所述衬底中的沟槽限定的沟槽电容器。
5、 根据权利要求l所述的集成电路，其中，所述电路是针对 0.9-3.0GHz范围内的频率而设计的。
6、 根据权利要求1或5所述的集成电路，其中，所述电阻器具有 至少是从所述电容器输出至所述集成电路外部的外部地的连接的阻抗 IO倍的电阻值。
7、 根据权利要求6所述的集成电路，其中，所述电阻值在60至200Q 的范围内。
8、 根据权利要求2或3所述的集成电路，其中，所述接地连接利 用延伸通过所述衬底的垂直互连接地。
9、 根据权利要求2或3所述的集成电路，其中，所述电路不具有 基于有源部件的任何ESD保护。
10、 一种装置，包括根据前述任一权利要求所述的集成电路以及 其它部件。
11、 一种将包括第一电容器的集成电路与其它部件进行装配的方 法，以防止由于静电放电引起的任何故障，其中，使用根据权利要求 l-9中任一权利要求所述的集成电路。
全文摘要
一种集成电路，适于在高频下使用，并且包括具有输入和输出的第一电容器以及接地连接，其中，通过在电容器输出与接地连接之间的电阻器将电容器ESD保护，所述电阻器具有足够高的电阻值以防止对于接地连接的RF性能方面的实质性影响。
文档编号H01L27/02GK101473437SQ200780023275
公开日2009年7月1日 申请日期2007年6月15日 优先权日2006年6月20日
发明者安东尼斯·J·M·德格拉乌, 约翰内斯·F·迪克休斯 申请人:Nxp股份有限公司