专利名称：降低沟槽隔离漏电的方法
技术领域：
本发明涉及半导体制造领域，特别涉及半导体制造领域中降低沟槽隔离漏电的方法。
背景技术：
随着半导体特征尺寸的进一步縮小，沟槽隔离(Trenchlsolation，以下简称TI) 工艺被普遍采用。如图1所示，常规的浅沟槽隔离(ShallowTrenchlsolation，以下简称 STI)集成工艺包括以下几个步骤首先，在原始硅片上通过光刻确定图形；其次，利用反 应离子刻蚀，在硅衬底上刻蚀定义出一个沟槽；再次，采用化学药液清洗去除刻蚀副产物、 颗粒和表面的不希望存在的微量元素，之后进入高温炉管生长一层氧化层以消除刻蚀带 来的硅衬底的损伤；第四步，接着用高密度等离子化学气相沉积(High Density Plasma Chemical V即or D印osition，下简称HDPCVD)的方法填充氧化物；第五步，在高温下致密 化；第六步，用化学机械抛光(Chemical Mechanical Polish,下简称CMP)去除不需要的氧 化物以平坦化，在这之后再进行后续集成电路的加工工艺。 但是现在这个常规的隔离工艺遇到了瓶颈——漏电，漏电主要来源于制造工艺中 产生的硅衬底缺陷，所以降低硅衬底的缺陷是降低漏电的主要方法。而硅衬底的缺陷来源 主要有两个 第一种缺陷来源是原始硅片的制作过程中产生的原生缺陷。原始硅片制作一般采 用直拉法在石英坩锅中完成，过程中不断有氧气氛渗入硅内，同时硅单晶的冷却一般都大 于热平衡速度，所以导致最终的硅片中存在超过合理浓度的氧杂质和体缺陷。所形成的体 缺陷如图3a所示。图3a的B处为氧与空位作用产生氧沉淀(0 precipitates)，由于体积膨 胀引入间隙，导致产生位错(dislocation)和图3a的A处所示的层错(Stack Fault，简称 SF)，但同时氧沉淀也可以吸附金属杂质；其他空位达到一定浓度会聚集形成体内和表面空 洞，如原生缺陷(Crystal-Originated-Particle，下简称COP)，附图3a的C处为近表面的 C0P，D处为体内的C0P。还会产生块状缺陷(Micro-Bulk-Defect，下简称BMD)等等。这些 氧沉淀和位错层错以及空洞缺陷在随后的集成电路加工工艺中继续发展，如果扩散到电路 工作区域，就是成为重要的漏电来源。如图3b所示，另一方面由于一些加工工艺，如沟槽隔 离工艺导致表面形貌变化，一些原来位于体内的缺陷逐渐显露到硅片表面，原来在图3a中 位于体内的缺陷，层错、氧沉淀、原近表面COP都成为硅片表面的缺陷，这又形成一个漏电 的来源。 第二个重要的缺陷来源在于后续集成电路加工中不恰当的制造工艺引入的位于 硅衬底和硅与氧化层界面的缺陷，主要的缺陷有氧化诱生堆垛层错(Oxide Induced Stack Fault，简称0SF)和位错。如图2所示，在其中的F、G和H的位置的位错和层错会造成很大 的漏电。其中位置F为N型掺杂区与P型硅衬底的PN结界面，G和H均为沟槽的下部转角 氧化硅与硅的界面，其中C贯穿了整个下角。 产生这些缺陷的主要原因是STI工艺的引入。如附图4a-4d是STI传统工艺流程
3截面示意图。如图4a所示，原始硅片经过反应离子刻蚀形成沟槽，图中M和N位置为内外 转角，此处是应力集中的部位，也是将来产生大量位错和层错的主要部位，同时，由于沟槽 内表面长时间暴露在等离子体下，等离子体产生的远紫外光辐照穿透表面在硅片内部产生 一些辐照缺陷，如空位和间隙对，使表面产生很浅的一个等离子体损伤层。
为了消除表面的等离子体损伤和内部的空位缺陷，各种方法被引入。如图4b，在沟 槽刻蚀后高温炉管氧化，将表面损伤转变成一层非晶的氧化层，在这个过程中由于硅材料 氧化，变成氧化硅，材料的变化使体积膨胀大约2. 25倍，同时向衬底注入大量间隙。于是接 下来用HDPCVD的方法填充氧化物和高温下致密化，由于硅的热膨胀系数大约比二氧化硅 大十倍，所以当高温冷却下来时，硅衬底收縮量远远大于氧化物，导致图4c中位置P为张应 力，Q为压应力。由于张应力会聚集大量空位，因此在图4c中位置Q处的空位浓度高于其 他地方。在某些严重的情况下，应力最为集中的地方_转角处，如图4a中位置M处位错和 层错就产生了。 这两方面的缺陷不利于避免产生漏电。但是，大量研究已经证明，如果仅仅是这些 缺陷还不容易产生大的漏电，只有当这些缺陷处聚集了大量的金属杂质分布之后才会产生 显著的漏电。 原始硅片厂商常常对原始硅片进行固溶吸杂处理，常用的方法是1200摄氏度2小 时，加800摄氏度4小时以及1000摄氏度16小时的热处理。第一步使氧充分溶解，当冷却 下来时，第二步将使由过饱和的间隙氧导致的氧沉淀孕育形核，第三步在高温下使氧沉淀 缓慢析出，氧沉淀可以吸附金属杂质，发挥本征吸杂作用。经过处理的硅片，氧沉淀位于工 作区域下方，从硅片表面到内部形成一层洁净区。但是这种应用于没有图形的原始硅片的 处理方法不能够应用在有图形的硅片上，而且现有方法耗时长，成本高，并且其得到的洁净 区宽度很厚，而且厚度可控性很差。
发明内容
本发明所要解决的技术问题是提供一种降低沟槽隔离漏电的方法，能够降低缺陷
密度，提高氧化物质量，并且兼容现有工艺和设备。 为解决上述技术问题，本发明降低沟槽隔离漏电的方法的技术方案是，第一步，通 过光刻的方法在硅片上定义沟槽的位置；第二步，在硅衬底上刻蚀出沟槽；第三步，对刻蚀 的区域用化学药液进行清洗；第四步，在高温炉管生长衬垫氧化层；第五步，在惰性气体中 进行高温快速热退火，并快速冷却；第六步，在惰性气体中进行低温退火；第七步，采用高 密度等离子化学气相淀积的方法填充氧化物；第八步，退火致密化；第九步，进行化学机械 抛光去除不需要的氧化物。 作为本发明的进一步改进是，第五步中高温快速热退火并快速冷却的工艺为一次 或一次以上。 作为本发明另一种进一步改进是，第五步中退火温度大于1050摄氏度，冷却时降 温速度大于50摄氏度每秒。 本发明降低沟槽隔离漏电的方法，使硅片空位浓度从表面到体内呈现逐渐增加的 分布，体内形成氧沉淀，而表面形成一个洁净区，大大降低了表面硅原生和刻蚀诱生的缺陷 密度，改善了最终电路的可靠性。
下面结合附图和实施例对本发明作进一步详细的说明 图1为传统沟槽隔离工艺流程图； 图2为传统沟槽隔离工艺后缺陷位置示意图； 图3为原始硅片中的缺陷以及在后续处理中的变化示意图； 图4为传统沟槽隔离工艺流程结构示意图； 图5为沟槽内空位浓度的理想分布和最终硅片缺陷分布关系示意图； 图6为本发明工艺流程示意图； 图7为发明工艺流程中快速退火气氛对于电路静态漏电的影响； 图8为采用本发明与原传统工艺流程的电路静态漏电比较。
具体实施例方式
为了降低漏电，除了降低缺陷密度，还要减少金属杂质在这些地方的聚集，这就要 用到本征内吸杂工艺。氧沉淀是一种有效的本征吸杂工艺，由于氧高的电负性使它在与硅 争夺金属杂质的过程中占了上风，如果氧沉淀位于有源区或者电流实际工作回路之外，金 属杂质就也被氧以沉淀的方式固定下来，不会对电路的漏电产生灾难性的影响，同时提高 了氧化层的质量，提高了可靠性。 因此如何使氧沉淀位于有源区或者电流实际工作回路之外是降低漏电的重要方 法。大量的研究表明，氧沉淀与空位浓度成正比，空位浓度越高，氧沉淀越容易发生。如果 能形成一个如图5a的在沟槽内表面到硅片体内一样的空位浓度分布，则能够得到的最终 缺陷在硅片内的分布将如图5b所示，氧沉淀和COP都集中在远离有源区的某个区域，固定 金属杂质，发挥了本征吸杂的作用。 快速热处理是现在广泛应用于集成电路加工的方法，与传统的高温炉管相比，它 可以快速地升降温，可以总体降低热预算。对于缺陷而言，快速热处理地一个最大特点就是 突破热动力学的限制，使空位与间隙地扩散速度不同，从而可以根据我们的目的来调整应 用。具体而言，在快速热退火中，间隙速度大于空位，所以经过快速热退火之后硅片空位浓 度从表面到体内的分布正好是接近于图5a的曲线。 在形成如图5a所示的空位分布之后，需要形成氧沉淀。氧沉淀形核的临界核尺寸 与空位浓度成反比，空位浓度越高，临界核尺寸越小，大于临界尺寸的核在将来的过程中可 以析出氧沉淀，而小于这个尺寸的则在高温时又重新溶解，继续扩散；其次，临界核的大小 与氧在硅中的过饱和度成反比，过饱和度越大，临界核的尺寸越小；有关。第三，从动力学的 角度，氧沉淀形核需要孕育期，当形成的核大于临界核尺寸，孕育期结束，氧沉淀开始析出 并且生长，并固定下来。临界核尺寸越大，孕育期越长，甚至没有办法超过临界核，使氧沉淀 无法形成。 如图6所示，本发明降低沟槽隔离漏电的方法，包括以下步骤
第一步，通过光刻的方法在硅片上刻蚀定义沟槽的位置。
第二步，采用反应离子刻蚀在硅衬底上刻蚀出沟槽。 第三步，对刻蚀的区域用化学药液进行清洗，去除刻蚀副产物、颗粒和表面的不希望存在的微量元素。 第四步，在高温炉管生长衬垫氧化层，所生长的衬垫氧化层为热氧化层，其生长温 度大于700摄氏度小于1100摄氏度，所生长的衬垫氧化层的厚度在5纳米和40纳米之间。
第五步，在惰性气体中进行高温快速热退火，并快速冷却。此处的高温快速热退火 并快速冷却的工艺可以为一次或者一次以上。退火温度大于1050摄氏度小于1250摄氏度， 升温速度大于10摄氏度每秒，小于100摄氏度每秒；冷却时降温速度大于50摄氏度每秒。 惰性气体为氮气、氩气、氨气或者它们的混合气体。特别需要注意的是其中一定不能含有氧 气。在进行了快速热处理工艺后，间隙的扩散速度大于空位，硅片体内的间隙快速外扩散到 沟槽内表面，从而使热退火之后地硅片空位浓度从表面到体内呈现逐渐增加的的分布。大 于1050度的高温使硅片表面的氧沉淀逐渐溶解，释放出氧间隙，在空位梯度的作用下，氧 向表面扩散的同时氧在内部沉淀，由于氧沉淀使表面空位浓度高从而在体内比表面易于形 核，因此产生表面一层洁净区。在此高温退火过程中特别要注意其中不含氧气氛，如果氧气 氛存在，会使退火过程从向表面注入大量间隙原子，同时由于硅片体内已经存在高浓度的 空位集合，比如BMD， OSF等，这些字间隙原子优先在此处析出，会加剧了缺陷尺寸和密度。 如图7所示，在退火气氛中氧气的加入会导致高的电路静态漏电。 第六步，在惰性气体中进行低温退火，所述的惰性气体可以为氮气，氩气、氨气或 者它们的混合气体并且退火的温度小于800摄氏度大于500摄氏度。经过第一次快速热处 理的硅片形成的空位从表面到体内呈现逐渐增加的浓度分布，使核在内部的临界尺寸小于 表面，表面的空位浓度低使核的尺寸小于临界值，而表面内部的高浓度空位大于临界值，容 易形核。在本步骤的低温下，氧的过饱和度大于高温时的过饱和度，使临界核的尺寸减小， 易于形核，减少了孕育期。 第七步，采用高密度等离子化学气相淀积的方法填充氧化物。 第八步，退火致密化。此处可以采用炉管退火，退火温度大于900摄氏度小于1100
摄氏度。本步骤中的退火温度大于第六步中的退火，临界核尺寸进一步减小，孕育期减少，
先前在第六步中退火形成的核在此时形成氧沉淀析出，同时由于从表面到内部的空位浓度
分布，使氧沉淀仅仅在内部析出，由于表面无法形成氧沉淀，氧含量降低一个数量级，最终
在表面形成一个洁净区，硅原生和刻蚀诱生的缺陷密度大大减小。并且由于本征吸杂作用，
降低了表面的金属杂质的浓度，如图5b所示。 第九步，进行化学机械抛光去除不需要的氧化物。 在完成上述工艺之后再进行后续的集成电路加工工艺，以最终完成集成电路加工。 在上述工艺过程中所提及的三次退火，第五步的高温快速热退火、第六步的低温 退火，以及第八步的退火致密化，其中第五步中退火温度高于第八步中退火温度，第八步中 的退火温度高于第六步中退火温度。 如图8所示，最终电路由于沟槽工艺引入的漏电将大大减少，而且由于表面空位 浓度降低，氧化物中的陷阱减少，氧化物的质量提高了，最终改善了电路的可靠性。
权利要求
一种降低沟槽隔离漏电的方法，其特征在于，包括以下步骤第一步，通过光刻的方法在硅片上定义沟槽的位置；第二步，在硅衬底上刻蚀出沟槽；第三步，对刻蚀的区域用化学药液进行清洗；第四步，在高温炉管生长衬垫氧化层；第五步，在惰性气体中进行高温快速热退火，并快速冷却；第六步，在惰性气体中进行低温退火；第七步，采用高密度等离子化学气相淀积的方法填充氧化物；第八步，退火致密化；第九步，进行化学机械抛光去除不需要的氧化物。
2. 根据权利要求1所述的降低沟槽隔离漏电的方法，其特征在于，第四步中生长的衬 垫氧化层为热氧化层，其生长温度大于700摄氏度小于1100摄氏度，所生长的衬垫氧化层 的厚度在5纳米和40纳米之间。
3. 根据权利要求1所述的降低沟槽隔离漏电的方法，其特征在于，第五步中高温快速 热退火并快速冷却的工艺为一次或一次以上。
4. 根据权利要求1所述的降低沟槽隔离漏电的方法，其特征在于，第五步中退火温度 大于1050摄氏度小于1250摄氏度，升温速度大于10摄氏度每秒，小于100摄氏度每秒；冷 却时降温速度大于50摄氏度每秒，小于200摄氏度每秒。
5. 根据权利要求1所述的降低沟槽隔离漏电的方法，其特征在于，第五步中的气体为 氮气、氩气、氨气或者它们的混合气体。
6. 根据权利要求1所述的降低沟槽隔离漏电的方法，其特征在于，第六步中采用炉管 进行低温退火，退火的温度小于800摄氏度大于500摄氏度，气体为氮气。
7. 根据权利要求1所述的降低沟槽隔离漏电的方法，其特征在于，第八步中采用炉管 退火，退火温度大于900摄氏度，小于1100摄氏度。
8. 根据权利要求1所述的降低沟槽隔离漏电的方法，其特征在于，第五步中退火温度 高于第八步中退火温度，第八步中的退火温度高于第六步中退火温度。
全文摘要
本发明公开了一种降低沟槽隔离漏电的方法，1.通过光刻的方法在硅片上定义沟槽的位置；2.在硅衬底上刻蚀出沟槽；3.对刻蚀的区域用化学药液进行清洗；4.在高温炉管生长衬垫氧化层；5.在惰性气体中进行高温快速热退火，并快速冷却；6.在惰性气体中进行低温退火；7.采用高密度等离子化学气相淀积的方法填充氧化物；8.退火致密化；9.进行化学机械抛光去除不需要的氧化物。本发明的降低沟槽隔离漏电的方法能够降低缺陷密度，提高氧化物质量，并且兼容现有工艺和设备。
文档编号H01L21/762GK101728304SQ20081004384
公开日2010年6月9日 申请日期2008年10月16日 优先权日2008年10月16日
发明者陈俭 申请人:上海华虹Nec电子有限公司