光电半导体芯片以及用于制造此类芯片的接触结构的方法

专利名称：光电半导体芯片以及用于制造此类芯片的接触结构的方法
光电半导体芯片以及用于制造此类芯片的接触结构的方法
光电半导体芯片以及用于制造此类芯片的接触结构的方法
本专利申请要求德国专利申请102007005672.0和102007020291.3 的优先权，其公开的内容通过引用结合到本文中。
本发明涉及一种光电半导体芯片，尤其涉及产生辐射的半导体芯 片，例如发光二极管芯片。
本发明的目的在于，提供一种具有更高效率的半导体芯片及其制 造方法，该方法适于制造这类半导体芯片。
该目的通过根据独立权利要求1或23的半导体芯片或方法实现。
有利地，可通过接触层，该接触层既相邻于半导体主体 (Halbleiterkoerper)也相邻于布设于半导体主体上的结构化(strukturiert) 连接层，使得进入半导体主体中的载流子注入集中在半导体主体区域 上，该半导体主体区域利用连接层覆盖。在没有连接层的半导体主体 区域，其中接触层相邻于半导体主体，相对于利用连接层遮盖的区域 可降低载流子注入。与此相应，由接触层直接相邻于半导体主体的区 域来实现仅降低有源区中的载流子，由此在该有源区区域中仅产生相 对较小的辐射功率。
设置在半导体主体与接触层相对的一侧上的电极的连接区，例如 用于利用接合线进行接合的电极区域，经常大量吸收有源区中产生的 辐射。因而优选地是，半导体中的载流子注入由与电极相对的侧在连 接区遮盖的区域中有目的地降低。这可通过在该区域中空白的结构化 连接层来实现。因而，降低了连接区之下产生的辐射功率以及由此在 连接区中可吸收的辐射功率。
光电半导体芯片以及制造适于产生辐射的光电半导体芯片的接 触结构的方法的其它有利的实施方式是从属权利要求的内容。在下文中，参考附图详细说明光电半导体芯片以及制造适于产生
辐射的光电半导体芯片的接触结构的方法的实施方式。其中
图l是光电半导体芯片的实施方式的示意性横截面视图，
图2是光电半导体芯片的其它实施方式的示意性横截面视图， 图3是光电半导体芯片的其它实施方式的示意性横截面视图， 图4在图4A和4B中示意性示出光电半导体芯片的实施方式的半导 体俯一见图，
图5在图5A至5D中示出了根据本发明用于制造适于产生辐射的光 电半导体芯片的接触结构的方法的实施示例，以及
图6在图6A至6D中示出了根据本发W 电半导体芯片的接触结构的方法的其它实施示例，
例的示意性横截面图。
半导体芯片l分别具有半导体主体2，该半导体主体2包括具有适 于产生辐射的有源区3的半导体层組(Halbleiterschichtenfolge)。半导体 层组(优选为外延的)例如通过MOVPE(有机金属汽相外延)生长在生长 衬底(未精确描述)上，此外还包括阻挡层5。在

图1和图2所示的半导体 芯片的实施方式中，阻挡层构造为连续的层。
在半导体主体2上设置有辐射能穿透且导电的接触层6，该接触层 6即相邻于设置在阻挡层5上、布设于半导体主体2上且局部空出来 (ausgespart)的连接层4，也相邻于阻挡层5。连接层4可例如通过物理沉 积方法如溅射工艺来布设。
电极14设置在半导体芯片1的半导体主体上的有源区3与阻挡层5 相对的一侧上并且尤其设置在半导体主体2的上侧13上。如图4A所示， 电极14具有连接区140。该连接区140优选地利用接合线电联接并且可 相应地构造为接合垫。此外，电极可具有多个与连接区140导电联接 的段141,以实现从连接区出发通过半导体主体的上侧13的电流扩展 (在图1和图2中未精确描述，在此见图4)。通过连接区，半导体芯片l可与外部连接导体例如导体架或电路板导电联接。电极14可实施为金
属(Metallisierung)。
在接触层到连接层的直接机械接触区中，构造电接触区7，通过 该电接触区7，接触层6与有源区3导电联接。接触层6到阻挡层5的直 接机械接触区中，构造电阻挡区8。
通过电阻挡区8在半导体主体2中注入载流子相对于通过电接触 区7在半导体主体中注入载流子更加困难。尤其有目的地选4奪接触层 的材料、连接层的材料和阻挡层的材料，使得接触层6到连接层4的电 接触电阻小于接触层6到阻挡层5的电接触电阻。优选地，接触层6到 连接层4的电接触电阻具有欧姆特性，而接触层6到阻挡层5的电接触 电阻具有非欧姆特性。电接触区7和阻挡区8关于接触层6平行连接。 因此，通过阻挡区8在半导体主体中注入的载流子大大少于通过接触 区7注入的载流子。
还应该注意的是，阻挡层5不一定是在半导体中单独设置的层， 而是也可在半导体层16中集成。例如与接触层相对的半导体层16的区 域可尤其用作阻挡层。
为了达到接触层6到阻挡层5的较大接触电阻，可有利地将阻挡层 的掺杂物浓度选择成较'j、。阻挡层中的掺杂物浓度可例如为 "10"l/(cm"或更少，例如p-传导的阻挡层，其优选地利用Mg或C掺杂， 或n-传导的阻挡层，其优选地利用Si或Te掺杂。
相对于接触层6到连接层4的接触电阻，对于接触层6到阻挡层5的 更大的接触电阻，此类较小的掺杂已经足够。通过此类阻挡层5的较 小:渗杂，有利地，在有源区3方向上半导体主体2中的导电性的降低可 以忽略。
通过有目的地构造一个或多个电接触区和阻挡区7或8，可通过连 续的接触层-甚至是导电的接触层6-有目的地在半导体主体2中实现局 部电流注入，也即不均匀电流注入。局部的载流子注入一方面可通过 接触层到连接层的不同接触电阻且另一方面通过接触层到半导体主体的不同接触电阻而实现。为了有目的地在半导体主体中进行局部电
流注入，尤其不需要在半导体主体2和接触层6之间设置的介电层，为 了形成接触层到半导体的电接触该介电层包括空隙(Ausspamng),此空 隙可利用导电材料填充，其中该导电材料产生反射层和半导体主体之 间的电联接。
在接触层6的与半导体主体2相对的一侧上设置有导电反射层9， 其优选地构造为连续的层。反射层9优选地与接触层6整个面积地导电 联接。多个金属(在这里指Ag)比粘附在介电层(诸如SiN或Si02)上明显 更好地粘附在用于制造接触层6的一些辐射能穿透导电氧化物材料 上，使得在利用根据本发明的接触层6时，简化应用纯制镜金属而无 需混合或(促成粘附的)中间层。
为避免在半导体主体2的半导体材料和反射层9之间的直接接触， 接触层6优选地连续设置在反射层9和半导体主体2之间。由此，可防 止由反射层材料和半导体材料构造反射率降低的合金。反射层也可通 过其整个侧向延伸基本上具有保持相同的高反射率。
半导体主体2优选地实施为薄膜半导体主体，其中半导体层组的
生长衬底从半导体层组局部地(未示出)或完全地去除。
为提高薄膜半导体主体2的机械稳定性，该薄膜半导体主体2才艮据 目的设置在载体10上，该载体10从半导体层组的生长衬底分离。因而， 半导体芯片l构造为薄膜半导体芯片。薄膜半导体芯片包括薄膜半导 体主体和载体。
为将薄膜半导体主体2固定到载体10上，在反射层9和载体10之间 设置有联接层(Verbindungsschicht)ll。优选地，联接层ll和/或载体10 构造成导电的，使得半导体芯片1的电接触可通过载体10、联接层ll、 反射层9和接触层6实现。
在载体10与接触层6相对的一侧上设置有安装电极12,通过它们 使得半导体芯片设置、固定在外部连接导体(例如上表面可安装的构件 的连接导体或电路板的连接导体)上并且可与其导电联接。安装电极12可实施为金属。
在半导体芯片l运行时，通过在电极14和安装电极12上施加合适 的电压而在有源区3中注入载流子，这些载流子在此可通过发射辐射 重新组合。在图1和图2中分别给出箭头，这些箭头表明通过电极14和 连接层4注入到半导体主体2中的载流子。
通过分别在图l和图2中所示的电接触区7的设计和设置，有源区3 中的产生辐射可集中在优选的区域中。在有源区3的区段中产生辐射， 其中该区段在竖直方向上,人有源区开始看去由电极14遮盖，具有更高 的被电极14吸收的可能性。连接区140对于引线接合联接通常尤其实 施成相对较厚。由此，可在连接区中吸收辐射功率的相当大的部分。
各电接触区7在侧向上与电极14的连接区140间隔地设置。此外， 由电极14的连接区140遮盖的区域中的结构化连接层4具有空隙。接触 层6尤其整个面积地相邻于阻挡区80中阻挡层5的区域，其由电极14的 连接区140遮盖。优选地阻挡区80完全地遮盖电极14的连接区140。
不同于图l所示的半导体芯片的实施示例，图2所示的半导体芯片 中，具有结构的半导体主体2的中间层20设置在结构化连接层4和阻挡 层5之间。通过结构化中间层，在连接层和半导体主体之间的电接触 构造可不依赖于阻挡层的阻挡特性来进行优化。有利地，接触层延伸 通过相应于连接层的结构化、空出来的中间层。在连接层4和中间层 20之间的电接触电阻根据目的小于在接触层6和阻挡层5之间的电接 触电阻。
根据目的，中间层20具有比阻挡层5更高的掺杂物浓度。可简化 连接层4和中间层20之间的电接触电阻的构造，其中该电接触电阻小 于在阻挡层和接触层之间的电接触电阻。在此，中间层20可例如具有 1 * 10191/(cm"或更大的掺杂物浓度，优选地具有1 * 102D 1/(cn )或更大的
掺杂物浓度，尤其优选地具有ino"i/(cm"或更大的掺杂物浓度。根据
目的，中间层20具有与半导体层16或阻挡层5相同的导电类型。
为进一步避免在电极14的连接区140之下的有源区3中产生辐射，优选地，阻挡区8在与电极14的连接区140相互遮盖的(部分)区域中， 相对于连接区140的侧向延伸而侧向加宽。由于设置有各接触区7，在 运行半导体芯片l时，产生辐射集中在未由电极14的连接区140遮盖的 有源区3区域上-相当于在图l中界定的区域，其中通过电极14和各电接 触区7注入到半导体主体中的载流子在产生辐射情况下重新组合。此 重新组合区域与电才及14侧向间隔。
在有源区3中产生并且在接触层6方向上延伸的辐射通过辐射能 穿透的接触层6并且撞击到反射层9上。撞击到反射层9上的辐射通过
体2的上侧13脱离半导体芯片1。例如借助于辐射15来指示这类辐射走 向。通过辐射在反射层9上的反射，可降低设置在反射层的与有源区3 相对的一侧上的元件(诸如4关接层11或载体10)中的辐射吸收。此外， 可提高通过上侧13从半导体逸离的辐射功率。
典型地，可在半导体主体的侧向边缘区域中并且尤其在有源区3 的侧向边缘区域中以更高的可能性非辐射地对载流子重新组合。为降 低通过接触表面6注入到该边缘区域中的半导体主体2中的载流子，阻
挡区8优选地遮盖有源区的边缘区域。
有源区3在第一半导体层16和第二半导体层17之间设置，这些半 导体层具有不同的导电类型(n-传导或p-传导)。半导体层16和17可分别 包括多个层，其中一个层可构造为覆盖层，该覆盖层提高有源区中的 载流子的流入并因此4€高半导体芯片从电功率到辐射功率的转换率。 包括有源区3、阻挡层5、第一半导体层16和/或第二半导体层17在内的 半导体主体优选地包括m-V半导体材料。第二半导体层17可例如包括 p掺杂或n纟参杂层，诸如InGaAlP层、InAlP层、InGaP层、GaAs层或 AlGaAs层，其中掺杂物可包括p掺杂的碳或镁或者包括n掺杂的硅或 碲。例如可将第二半导体层17如此构造，既使得通过电极14给入的电 流可以以较小的电阻在第二半导体层17中侧向传输(ausbreiten)。第一 半导体层16可例如包括n掺杂或p掺杂的层，例如InGaAlP层、InAlP层、InGaP层、GaAs层或AlGaAs层。阻挡层可包括n掺杂或p掺杂层，例如 InGaAlP层、InAlP层、InGaP层、GaAs层或AlGaAs层。中间层20可包 括n掺杂或p掺杂层，例如GaP层、GaAs层或AlGaAs层。AlGaAs尤其 适用于在中间层20和连接层4之间构造电接触。
优选地，设计半导体芯片，以产生可视的辐射。 连^^秦层4优选地实施为辐射能穿透且导电的氧化物，例如金属氧 化物，诸如氧化锌，氧化锡或铟锡氧化物。但是，连接层4也可实施 为合金金属接触，其例如包括AuGe或AuZn。相对于应用合金金属接 触，优选地应用包括辐射能穿透且导电的氧化物的连接层4，因为金 属合金$ 1起到阻挡层的欧姆接触，使得合金金属具有粗糙度 (Rauhigkeit)。
接触层6优选地构造为辐射能穿透且导电的氧化物，例如金属氧 化物，诸如氧化锌、氧化锡或铟锡氧化物。当连接层4和接触层6都包 括辐射能穿透且导电的氧化物时，将其以不同的工艺步骤进行制造， 以使得接触层6到阻挡层的电接触电阻小于接触层6到阻挡层的电接 触电阻。此外优选地，连接层4和接触层6不同地掺杂，例如接触层6 和连接层4可具有不同的掺杂。例如连接层4可具有A1掺杂物，而接触 层可具有Ga掺杂物。
有源区可例如包括亚磷酸盐联接半导体材料，尤其是InGaAlP。 反射层9优选地构造为Au反射层、Ag反射层或AuZn反射层。对于应用 亚磷酸盐联接半导体材料产生的辐射(尤其是从黄色频谱区至红色频 谱区)，此类反射层可具有相当高的反射率。
载体10可包括锗或GaAs或者由其组成。联接层1 l可实施为焊接层 (Lotschicht)，例如实施为含AuSn的层，实施为导电的粘合层或作为通 过晶圆接合方法而构造的层。有源区3优选地包括双异质结构或单量 子阱结构或多量子阱结构，由此可提高有源区的量子效率。在本申请 范围内，名称量子阱结构包括其中载流子通过影响("限制")而获知 或可获知其能量状态的量子化的每一个结构。尤其是名称量子阱结构不包括量子化的尺寸(Dimenskmalitaet)说明。因而，其首先包括量子 槽、量子线和量子点以及这些结构的每个组合。
图4示意性示出了根据图1或图2的半导体芯片的俯视图。图1中示 出了半导体主体2的上侧13的俯视图并且图2示出了连接层4和阻挡层 5的俯3见图。
电极14具有连接区140，该连接区140例如通过接合线设在外部连 接导体上，以连接电极。电极14进一步具有导电电极架142，该电极 架142设置在上侧13的边缘区域中并且通过导电桥接片(Stege) 141与连 接区140联接。通过构造此电极14,可实现从电极区140开始的侧向电 流扩展。在图1和图2所示的各半导体芯片横截面图中，出于清晰原因， 并未示出电极架和电极桥接片。
如图4B所示，阻挡区8的设计与图4A中所示的电极14的设计匹配。 如图4B所示，半导体芯片1具有多个彼此分离构造的电接触区7以 及连续的阻挡区8，该阻挡区8相应于图4A中所示的电极4来构造。阻 挡区8相应地包括区域80,该区域80通过桥接片81与阻挡架82联^妾。 优选地，与电极14的各部分相应的阻挡区8的部分具有比相应的电极 部分更大的侧向延伸。阻挡区8优选地如此构造，即，使得尽管在半 导体主体中的电流扩展，仍可进一步避免在电极结构之下的有源区中 产生辐射。
图3示出了光电半导体芯片1的其它实施示例，其基本上与图l和 图2中所示的半导体芯片相应。不同于图1和2所示的半导体芯片的实 施示例，'图3中所示的半导体芯片的半导体主体和阻挡层5具有一个或 多个凹口 24,这些凹口优选地/人与有源区3相对的阻挡层5上表面开始 在有源区3方向上渐窄。
接触层6—致地构造在结构化的阻挡层5上并且延伸到一个或多 个凹口24中。反射层9一致地构造在接触层6上并且可在必要时同样延 伸到一个或多个凹口 24中。
优选地如此构造一个或多个凹口24,即使得结构化的阻挡层5的部分5a完全地遮盖电才及14的连接区140。
通过在有源区3方向上渐窄的一个或多个凹口并且尤其是此处设 置的反射层9，使得相对于连续地平面反射层，反射层上反射的并且 在上侧上出现的辐射的入射角的分布具有更宽的散射。由此，可提高 如下情况的概率，即由反射层反射的辐射以小于全反射的临界角的角 度撞击到半导体主体2的上侧13上并因而从半导体脱离(auskoppeln)。 相应地，可通过一个或多个凹口24降低在半导体进行的全反射辐射的 部分，由此提高半导体芯片的脱离效率。
凹口 24可例如具有^t棱镜结构并且优选通过合适的蚀刻工艺来 产生。
图5和图6在图5A至图5D或图6A至图6D中分别示出了才艮据本发明 示例。
参考图5A和图6A，提供半导体层组30，其包括阻挡层5以及适于 产生辐射的有源区3。半导体层组30设置在衬底22上。优选地，衬底 22是生长村底，在该生长衬底上例如通过MOVPE外延生长有具有单 片集成阻挡层的半导体层組30。阻挡层优选地设置在与衬底22相对的 有源区的该侧上。
对于具有亚磷酸盐联接半导体材料基的有源区的半导体层组，例 如GaAs适于作为用于生长衬底的材料。
与根据图5的实施示例不同，根据图6的实施示例的半导体层组具 有其它层，尤其具有中间层20，根据图6A该层分隔(abschliessen)半导 体主体并且尤其设置在阻挡层5的与有源区相对的一侧上。
在与村底22相对的半导体层组侧上-4艮据图5A中的实施示例在阻 挡层5上-根据图6A中的实施示例在中间层20上布设连接层4。根据实 施方式，布设连接层包括布设辐射能穿透且导电的氧化物层，例如金 属氧化物层，诸如氧化锌层、氧化锡层或铟锡氧化物层。优选地，其 它掺杂物的连接层具有诸如A1，以保证连接层到阻挡层的较小电接触电阻。根据另一实施方式，布设连接层4可包括布设含金属的层。
参考图5B和图6B,局部去除连接层，以构造结构化的连接层4并 且使阻挡层的区域露出。在根据图6的实施示例中，除连接层的区域 之外，中间层20的区域也被去除，该中间层20设置在连接层的相应的 区域之下。局部地去除连接层优选地如此实施，即构造连接层4的单 个、分离的连接元件4a、 4b,它们彼此分隔。优选地，将阻挡层的区 域露出，其中在完成的半导体芯片中，不希望电流注入到芯片的半导
20,从而限定半导体芯片的电阻挡区和电接触区(见图1至图4)。尤其 是将阻挡层的区域露出，该阻挡层由在以后的步骤中构造的半导体层 组的上侧13(称为上侧，因为该侧在完成的半导体芯片中表示上侧，见 图5D)上的电极M(未示出)的连接区140(未示出)遮盖。连接层的结构化 可例如通过蚀刻方法在应用合适的结构化蚀刻掩膜情况下实现。对于 中间层20的结构化，可有利地应用相同的掩膜。
同时参考图5C和5D，辐射能穿透且导电的接触层6涂^:在结构化 连接层和阻挡层5上。接触层尤其可由有源区中产生的辐射穿透。涂 敷辐射能穿透且导电的接触层6可包括涂敷辐射能穿透且导电的氧化. 物层，尤其是金属氧化物层，诸如氧化锌层、氧化锡层或铟锡氧化物 层。接触层可包括其它一种或多种掺杂物，例如Ga。
此外，接触层如此涂敷在阻挡层5和结构化的连接层4上，使得接 触层6到连接层4的电接触电阻小于接触层6到阻挡层5的电接触电阻。
因而，接触层基本上仅电连接连接层而没有连接阻挡层。从而， 接触层6可整个面积地布设，其中并不需要接触层的随后的结构化。
此外，接触层6优选地通过一种方法进行涂敷，其中涂敷有接触 层的阻挡层5的上表面受到损坏。引起阻挡层的上表面损坏的合适方 法例如是物理沉积方法，诸如溅射方法。接触层6的涂敷可在结构化 连接层4之后实现，其中不实施例如用于去除自然氧化物的清洗步骤。这也可使得接触层6到连接层4的电接触电阻小于接触层6到阻挡层5 的电4妾触电阻。
接着，在接触层6上布设反射层9，其有利地实施为金属或实施为 包括金属的合金。反射层可例如通过汽相沉积或溅射来沉积。反射层 例如可以包含金、4艮或铝。基于连续实现的接触层6，可防止反射层9 和半导体层组的半导体材料之间的直接接触，由此又避免在反射层和 半导体材料之间构造降低反射的合金。
同时参考图5D和图6D ，层结构通过载体10上的联接层11固定到反 射层9与衬底22相对的一侧上。载体可例如包含Ge或GaAs。优选地， 联接层ll构造成为导电的。联接层ll可实施为焊接层、导电构造的粘 合层或以晶圓接合方法构造的层。接着，该衬底至少局部地(未示出) 或完全地^yv半导体层组30去除。去除村底可例如通过蚀刻或激光烧蚀 方法(Laserabloeseverfahren)实现。
极14的连接区140设置在为此设有的区域上，设置方式使得结构化的 连接层4未由连接区140遮盖。
如果结构化的连接层如此构造，即使得构造单独的连接元件4a、 4b，那么在单独的连接元件4a、 4b之间的侧向距离根据目的尤其大于 电极14的连接区140的侧向延伸。
在载体10与半导体层组30相对的一侧上，布设安装电极12(例如金 属)，以将半导体芯片安装在外部电连接导体上。
本发明并未因借助实施示例的描述而受到限制。本发明包括每个 新的特征以及特征的每个组合，特征的每个组合尤其包括在权利要求 中的特征的组合，即使是在这些特征或这些组合本身并未在权利要求 或实施示例中详细给出。
权利要求
1.一种具有半导体主体(2)的光电半导体芯片(1)，其中所述半导体主体(2)具有带有适于产生辐射的有源区(3)的半导体层组，包括设置在所述半导体主体(2)上且与所述有源区(3)导电联接的辐射能穿透且导电的接触层(6)，其中所述接触层(6)与所述半导体层组的阻挡层(5)相邻并且与在所述半导体主体(2)上布设的且具有结构的连接层(4)相邻；电极(14)，设置在所述半导体主体(2)上、与所述阻挡层(5)相对的所述有源区(3)的一侧上，所述电极(14)具有连接区(140)，其中所述接触层(6)在由所述电极(14)的所述连接区(140)遮盖的所述阻挡层(5)的区域中整个面积地相邻于所述阻挡层。
2. 根据权利要求l所述的半导体芯片，其中所述连接层(4)在由所 述电极(14)的所述连接区(140)遮盖的所述区域中具有空隙并且所述接 触层(6)延伸通过所述空隙。
3. 根据权利要求1或2所述的半导体芯片，其中所述连接层(4)相 邻于所述阻挡层。
4. 根据权利要求1或2所述的半导体芯片，其中所述半导体层组 的具有结构的中间层(20)设置在所述连接层(4)和所述阻挡层(5)之间。
5. 根据权利要求4所述的半导体芯片，其中所述中间层(20)在由 所述电极遮盖的所述区域中具有空隙并且所述接触层(6)延伸通过所 述中间层的所述空隙。
6. 才艮据上述权利要求中任一项所述的半导体芯片，其中所述接 触层(6)构造为连续的层。
7. 根据上述权利要求中任一项所述的半导体芯片，其中所述阻 挡层(5)构造为连续的层。
8. 根据权利要求1至6中任一项所述的半导体芯片，其中所述半 导体主体具有凹口，所述凹口在所述有源区(3)方向上渐窄，其中所述接触层(6)延伸到所述凹口中。
9. 根据上述权利要求中任一项所述的半导体芯片，其中所述连 接层(4)包括辐射能穿透且导电的氧化物。
10. 根据权利要求9所述的半导体芯片，其中所述连接层的所述 导电氧化物是金属氧化物。
11. 根据权利要求10所述的半导体芯片，其中所述金属氧化物包 括氧化锌、氧化锡或铟锡氧化物。
12. 根据上述权利要求中任一项所述的半导体芯片，其中所述连 接层构造为连接金属或连接合金。
13. 根据权利要求12所述的半导体芯片，其中所述连接层包括 AuGe或AuZn。
14. 根据上述权利要求中任一项所述的半导体芯片，其中所述接 触层(6)包含辐射能穿透且导电的氧化物，尤其是金属氧化物，例如氧 化锌、氧化锡或铟锡氧化物。
15. 根据上述权利要求中任一项所述的半导体芯片，其中在与所 述有源区(3)相对的所述接触层(6)的所述侧上设置有反射层(9)。
16. 根据权利要求15所述的半导体芯片，其中所述反射层(9)包含 金属。
17. 根据权利要求16所述的半导体芯片，其中所述反射层(9)包含 Au、 Ag或Al。
18. 根据上述权利要求中任一项所述的半导体芯片，其中所述阻 挡层(5)设置在所述有源区(3)和所述连接层(4)之间。
19. 根据上述权利要求中任一项所述的半导体芯片，其中所述半 导体主体(2)实施为薄膜半导体主体。
20. 根据上述权利要求中任一项所述的半导体芯片，其中所述半 导体芯片(1)包括载体(10),在所述载体(10)上设置有所述半导体层组 (2),并且所述接触层(6)设置在所述半导体层组和所述栽体(10)之间。
21. 根据权利要求15和20所述的半导体芯片，其中所述反射层设置在所述接触层和所述载体之间。
22. 根据上述权利要求中任一项所述的半导体芯片，其中所述接 触层(6)到所述连接层(4)的电接触电阻小于所述接触层(6)到所述阻挡 层(5)的电接触电阻。
23. —种用于制造适于产生辐射的光电半导体芯片的接触结构的 方法，包括步骤-提供半导体主体(2),所述半导体主体(2)具有半导体层组，所述 半导体层組具有阻挡层(5)和适于产生辐射的有源区(3)，-在所述半导体上构造结构化的连接层(4)， ，-在所述半导体主体上布设辐射能穿透且导电的接触层'(6),布设 方式使得所述接触层(6)相邻于所述连接层(4)并且在由所设电极(l 4) 的连接区(140)遮盖的区域中整个面积地相邻于所述半导体主体，-在所述半导体主体上布设所述电极(14),其中所述电极具有所 述连接区(140)并且所述电极设置在所述有源区的与所述阻挡层(5)相 对的一侧上而所述连接层的结构以及所述电极相互间调整，使得所述 连接层在由所述电极的所述连接区遮盖的区域中整个面积地空出来。
24. 根据权利要求23所迷的方法，其中布设所述接触层通过沉积 例如通过臧射工艺来实现。
25. 根据权利要求23或24所述的方法，其中布设所述接触层在构 造所述结构化的连接层之后紧接着实现。
26. 根据权利要求23至25中任一项所述的方法，其中布设所述连 接层包括布设辐射能穿透且导电的氧化物层。
27. 根据权利要求26所述的方法，其中所述导电氧化物层包括金 属氧化物层。
28. 根据权利要求27所述的方法，其中所述金属氧化物层包括氧 化锌层、氧化锡层或铟锡氧化物层。
29. 根据权利要求23至28中任一项所述的方法，其中布设所述连 接层包括布设含金属的连接层。
30. 根据权利要求29所述的方法，其中所述连接层包括AuGe或 AuZn。
31. 根据权利要求23至30中任一项所述的方法，其中在所述接触 层(6)的与所述连接层(6)相对的所述侧上布设反射层(9)。
32. 根据权利要求23至31中任一项所述的方法，其中在布设所述 接触层之前在半导体主体中构造凹口 ，所述凹口在所述半导体主体的 与所述"t妄触层相对的 所述侧(13)的方向上渐窄。
33. 根据权利要求23至32中任一项所述的方法，其中所述接触层 (6)到所述结构化的连接层(4)的接触电阻小于所述接触层(6)到由所述 电极的所述连接区遮盖的区域中的所述半导体主体的接触电阻。
34. 根据权利要求23至33中任一项所述的方法，其中半导体芯片 根据权利要求1至22中的任一项制造。
全文摘要
本发明提供一种具有半导体主体(2)的光电半导体芯片(1)，该半导体主体(2)具有半导体层组，该半导体层组具有适于产生辐射的有源区(3)，其中半导体芯片包括辐射能穿透且导电的接触层(6)，其设置在半导体主体(2)上并且与有源区(3)导电联接，其中接触层(6)与半导体层组的阻挡层(5)相邻并且与在半导体主体(2)上布设的、具有结构的连接层(4)相邻；电极(14)，设置在半导体主体(2)上的有源区(3)的与阻挡层(5)相对的一侧上，该电极(14)具有连接区(140)，其中接触层(6)在由电极(14)的连接区(140)遮盖的阻挡层(5)区域中整个面积地相邻于阻挡层。
文档编号H01L33/00GK101601144SQ200880003583
公开日2009年12月9日 申请日期2008年1月11日 优先权日2007年1月31日
发明者R·温迪希 申请人:奥斯兰姆奥普托半导体有限责任公司