使用非晶碳上的氮氧化硅的硬掩模制造3-d集成电路的方法

专利名称：使用非晶碳上的氮氧化硅的硬掩模制造3-d集成电路的方法
技术领域：
本发明涉及制造3-D集成电路。
背景技术：
由于硅不动产的高成本以及生产愈来愈小的存储装置的需要，单片3-D存储装 置变得越来越常见。这样的装置能够包括互连的存储单元的多个层级。该技术的例子 见于2005年5月12日公开的题为"包括减小高度的垂直二极管的非易失存储单元"的 U. S. 2005/0098800，以及2005年10月4日授权的题为"高密度三维存储单元"的美国专利 6952030，上述二者都以引用的方式在此引入。在这样的装置中，存储单元可以形成为多晶 硅层的二极管，同时，与存储单元互连的导电轨能够通过蚀刻氧化物层和沉积导电材料而 形成。然而，蚀刻多晶硅和氧化物层已遭遇各种困难。例如，传统硬掩模技术不具有足够的、 能承受整个蚀刻工艺的抗蚀刻性。结果，这样的硬掩模技术能加剧线蚀刻粗糙度、模糊下层 的对准标记和交叠标记，并且难于集成或去除。由于3-D单片集成电路将最小化特征尺寸 以及蚀刻和填充的高宽比推向极限，要求非常苛求，因而传统硬掩模技术的不足已经凸现。

发明内容
为解决上述及其他问题，本发明提供一种制造3-D单片存储装置的方法，该方法 改进了氧化物和多晶硅层的蚀刻。 在一个实施例中，制造3-D单片存储装置的方法包括在分层的结构中将第一氮 氧化硅层图案化，以提供第一图案化的氮氧化硅层，其中分层的结构包括第一氮氧化硅层 下方的第一非晶碳层，以及第一非晶碳层下方的第一氧化物层。该方法还包括使用第一图 案化的氮氧化硅层将第一非晶碳层图案化，以提供第一图案化的非晶碳层；使用第一图案 化的非晶碳层将第一氧化物层图案化，以提供第一图案化的氧化物层；以及在第一图案化 的氧化物层中形成第一组导电轨，该第一组导电轨位于3-D单片存储装置的特定层级中。
在另一实施例中，制造3-D单片存储装置的方法包括将分层的结构中的第一氮 氧化硅层图案化，以提供第一图案化的氮氧化硅层，其中分层的结构包括第一氮氧化硅层 下方的第一非晶碳层，以及第一非晶碳层下方的第一多晶层。该方法还包括使用第一图案 化的氮氧化硅层将第一非晶碳层图案化，以提供第一图案化的非晶碳层；以及使用第一图 案化的非晶碳层将第一多晶层图案化，以提供第一多个柱状物，这些第一多个柱状物是3-D 单片存储装置的第一层级中的二极管。 在另一实施例中，制造3-D单片存储装置的方法包括在分层的结构中，将共同图 案转移到第一氮氧化硅层和第一氮氧化硅层下方的第一非晶碳层，以一起提供第一图案化 的氮氧化硅和非晶碳层；以及使用第一图案化的氮氧化硅和非晶碳层一起将第一非晶碳层 下方的第一氧化物层图案化，以提供第一图案化的氧化物层。 在另一实施例中，制造3-D单片存储装置的方法包括在分层的结构中，将共同图案转移到第一氮氧化硅层和第一氮氧化硅层下方的第一非晶碳层，以一起提供第一图案化 的氮氧化硅和非晶碳层；以及使用第一图案化的氮氧化硅和非晶碳层一起将第一非晶碳层 下方的第一多晶层图案化，以提供第一图案化的多晶层。 在另一实施例中，制造3-D单片存储装置的方法包括在3-D单片存储装置中，一 层接一层地形成二极管的多个层级，其中每个层级包括在多晶层中形成的多个柱状物，这 些柱状物从上和下和导电轨电耦接，柱状物的每个层级是使用相关的硬掩模将相关的多晶 层图案化而形成，而相关的硬掩模是使用氮氧化硅层进行图案化。 在另一实施例中，制造3-D单片存储装置的方法包括在3-D单片存储装置中，一 层接一层地形成二极管的多个层级，其中每个层级包括在多晶中形成的多个柱状物，这些 柱状物从上和下和导电轨电耦接，导电轨的每个层级是使用相关的硬掩模将相关的氧化物 层图案化而形成，相关的硬掩模是使用氮氧化硅层进行图案化。


图1描绘3-D存储装置中的存储单元。 图2a描绘3-D存储装置的第一层级中的导电轨和存储单元。
图2b描绘3-D存储装置的四个层级中的导电轨和存储单元。
图3描绘形成存储单元的分层结构。 图4描绘使用光掩模将图3的分层结构中的光致抗蚀剂层图案化。 图5描绘使用通过图4的分层结构的光致抗蚀剂层而形成的掩模将氮氧化硅层图案化。 图6描绘图5的分层结构的俯视图。 图7描绘去除光致抗蚀剂材料之后余下的图案化的氮氧化硅层。 图8描绘使用图7的氮氧化硅层作为硬掩模将非晶碳层图案化。 图9描绘去除氮氧化硅材料之后余下的图案化的非晶碳层。 图10描绘使用图9的非晶碳层作为硬掩模在二氧化硅层中图案化平行沟槽。 图11描绘去除非晶碳层之后图案化的图10的二氧化硅层。 图12描绘填充到图11的图案化的二氧化硅层内的平行沟槽中的导电材料。 图13描绘由图12的分层结构通过去除多余的导电材料以及提供氮化钛(TiN)
层、多晶硅层、氮化钛层、钨层、非晶碳层、氮氧化硅层和光致抗蚀剂层而形成的分层结构。 图14a描绘由图13的分层结构通过使用光致抗蚀剂层将氮氧化硅层图案化以及
使用图案化的氮氧化硅层作为硬掩模将非晶碳层图案化而形成的分层结构。 图14b描绘图14a的分层结构的俯视图。 图15描绘由图14a的分层结构通过使用图案化的非晶碳层作为硬掩模将钨、氮化 钛、多晶硅和氮化钛层图案化而形成的分层结构。 图16描绘由图15的分层结构通过去除图案化的非晶碳层而形成的分层结构。
图17描绘由图16的分层结构通过用电介质填充孔穴而形成的分层结构。
图18描绘由图17的分层结构通过沉积二氧化硅层、非晶碳层、氮氧化硅层和光致 抗蚀剂层而形成的分层结构。 图19a描绘由图18的分层结构通过将光致抗蚀剂图案化、使用图案化的光致抗蚀剂将氮氧化硅层图案化、使用图案化的氮氧化硅层将非晶碳图案化、使用图案化的非晶碳 将二氧化硅层图案化以形成平行沟槽并将导电材料沉积到平行沟槽中而形成的分层结构。
图19b和19c描绘替换的分层结构。
图20描绘图19a的分层结构的俯视图。 图21描绘由图20的分层结构通过去除多余的导电材料以及沉积氮化钛层、多晶
硅层、氮化钛层、钨层、非晶碳层、氮氧化硅层和光致抗蚀剂层而形成的分层结构。 图22描绘由图21的分层结构通过使用光致抗蚀剂层将氮氧化硅层图案化以及使
用图案化的氮氧化硅层作为硬掩模将非晶碳层图案化而形成的分层结构。 图23描绘由图22的分层结构通过使用已案化的非晶碳层作为硬掩模将钨、氮化
钛和多晶硅层图案化而形成的分层结构。 图24描绘由图23的分层结构通过去除图案化的非晶碳层而形成的分层结构。 图25描绘由图24的分层结构通过用电介质填充孔穴而形成的分层结构。 图26描绘在图25的分层结构上形成的存储单元的附加层。 图27描绘在图26的分层结构上形成的存储单元的附加层。 图28描绘制造3-D存储装置的工艺。 图29描绘制造3-D存储装置的第一层级的工艺。 图30描绘制造3-D存储装置的第二层级的工艺。
具体实施例方式
本发明提供了一种制造3-D存储装置的方法。 图！描绘3-D存储装置中的存储单元。前述美国专利No. 6952030公开了一种非 易失存储单元，该非易失存储单元包括插置于顶部和底部导体之间的垂直取向结型二极管 和介质破裂反熔丝。特别地，垂直取向结型二极管110包括第一导电类型(例如p+类 型)的重掺杂半导体层112、未掺杂或轻掺杂半导体材料层114以及第二导电类型(例如 n+类型)的重掺杂半导体层116。 二极管110的半导体材料可以是诸如硅、锗或硅和/或 锗的合金。二极管110和介质破裂反熔丝120串联在底部导体105和顶部导体100之间， 导体105和100可由诸如钨的金属形成。导体可呈轨道状或其他长条形状，在给定层级中 的导体彼此平行地延伸，而在交替层级中的导体则彼此横向延伸。氮化钛粘接和阻挡层118 还能够设置在二极管110和底部导电轨105之间。 二极管110可以是结型二极管，该结型二极管是具有非欧姆导电特性的半导体器 件，具有两个端子电极，并且由在一个电极处为P型、在另一电极处为n型的半导体材料制 成。例子包括p-n 二极管和n-p 二极管，其中p型半导体材料和n型半导体材料相接触， 比如齐纳二极管；和p-i-n二极管，其中本征(未掺杂的)半导体材料插置在P型半导体材 料和n型半导体材料之间。 在一个可能的方法中，提供原位掺杂的重掺杂n型硅层116，紧挨着的是本征或轻 掺杂的硅层114。硅区域116和114沉积时可以是非晶的，之后才结晶成多晶的硅，也称为 多晶硅。应注意，P+区域112可在硅被图案化并且蚀刻成柱状物之后形成。例如，诸如硼 或B^的p型掺杂物的离子注入能够用于形成浅结。为简单起见，已经描述了由硅制成的 在底部有n区域、在顶部有p区域的p-i-n 二极管的形成。在替换的实施例中，二极管的极
6性可以相反，或者半导体可以是锗、硅锗合金或一些其它材料。 在存储单元的初始状态中，当顶部导体100和底部导体105之间施加读电压时，二 极管110充当断路。反熔丝120阻止电流流动，并且在大部分实施例中，二极管110的多晶 半导体材料形成为相对高阻抗性状态。施加于顶部导体100和底部导体105之间的编程电 压导致反熔丝材料的介质击穿，永久地形成通过反熔丝120的导电路径。二极管110的半 导体材料也发生改变，将二极管110变成低电阻率状态。编程之后，一旦施加读电压，即有 易检测的电流在顶部导体100和底部导体105之间流动。以此方式，已编程单元可以与未 编程单元相区别。另外，单元是二进制的。例如，在没有电流流动时可以分配逻辑l值，在 有电流流动时可以分配逻辑0值。 各种其它存储单元构造是可能的。例如，参见下面与图16-c和图19a-c有关的讨 论。 图2a描绘3-D存储装置的第一层级中的导电轨和存储单元。除了一定数量的顶部 导电轨200和底部导电轨205之外，该结构包括在共同层级中的一定数量的存储单元210， 比如图l相关阐述的。在一个可能的方法中，顶部导电轨200彼此平行地延伸，底部导电轨 205也彼此平行地延伸，但沿着横向方向。另外，顶部导电轨200可能用作存储单元的下一 更高层级的底部导电轨。可以形成两个、三个、四个或更多的这样的存储层级，一层一层堆 叠，以在诸如单晶硅晶片的半导体衬底上方形成单片三维存储阵列。例如，图2b描绘四层 级3-D存储装置中的导电轨和存储单元。四个层级，LO、 Ll、 L2和L3显示在一个可能的实 施中，导电轨如何由邻近层级共享。例如，当交替层中存储单元的掺杂颠倒时，导电轨可以 由邻近层级共享，因而在交替层(例如L0和L2)中的存储单元是n+在底部，p+在顶部，而 在其余的交替层(例如L1和L3)中的存储单元是p+在底部，n+在顶部。该方法能够减少 所需的W/TiN配线层数量。示意图进行了简化，并且没有示出所有的细节，例如层级之间的 互连。 单片三维单位存储阵列或装置是在诸如晶片的单个衬底上形成多个存储层级，没 有使用居间衬底。形成一个存储层级的层级直接沉积或生长在现有单个或多个层级的上 面。相对照地，堆叠存储器是在各自分别的衬底上形成存储层级且将该多个存储层级粘接 在彼此顶上而形成的，如在Leedy的美国专利No. 5915167，"三维结构存储器"中。衬底可 以被减薄或在接合之前从存储层级中去除，但是由于存储层级最初形成在各自分别的衬底 上方，这样的存储器不是真正的单片三维存储阵列。 在衬底上形成的单片三维存储阵列至少包括在衬底上方第一高度形成的第一存 储层级和在不同于第一高度的第二高度形成的第二存储层级。在这样的多层级阵列中，在 衬底上方可以形成三个、四个、八个以至任何数量的存储层级。 图3描绘形成存储单元的分层结构。如开头所述，为形成二极管而蚀刻多晶硅层 以及为形成导电轨而蚀刻氧化物层已遭遇各种困难。例如，仅就抗蚀而言，已经尝试了与氮 化硅或二氧化硅或钨或氮化钛结合的光致抗蚀剂。已经尝试将这些膜结合在一起以蚀刻多 晶硅并深蚀刻至氧化物。然而，这些方法没有展示足够的、能承受整个蚀刻工艺的抗蚀刻 性。结果，这些硬掩模膜可加剧线蚀刻的粗糙度、模糊校准标记以及交叠标记，而且难于集 成或去除。替代方法是使用多层抗蚀剂方案。然而，这些方法偏于昂贵，而且需要繁多的步 骤以及复杂的工艺。
相对照地，非晶碳上的氮氧化硅(Six0yNz)能够用作有效的、容易去除的、对硅、氧 化物和钨具有高选择性的硬掩模。在该方法中，氮氧化硅层使用例如光致抗蚀剂层蚀刻，所 得经蚀刻氮氧化硅层用于蚀刻非晶碳层。蚀刻非晶碳层相对容易。 经蚀刻的非晶碳层又用于蚀刻一个或更多的包括多晶硅和/或氧化物的层级。在 变型中，氮氧化硅和非晶碳层一起作为单层硬掩模来蚀刻下面的层级。另外，替代非晶碳， 可以采用的其他实施例包括单独使用硬掩模层，或将硬掩模层与二氧化硅、氮化硅、氮化 钛、钨、氮氧化硅、硅化钴、诸如氧化铝、氧化镍或氧化铪的其它高熔点氧化物相结合。这些 选择也为高3-D堆叠提供了高抗蚀刻性。 图3至27概览地描绘制造3-d单片存储装置的示例工艺。 图3描绘形成存储单元的分层结构。存储装置的形成从未示出的衬底开始。衬底 可以是本领域已知的任何半导体衬底，例如单晶硅、诸如硅-锗或硅-锗-碳的IV-IV化 合物、III-V化合物、II-VII化合物、这些衬底上方的外延层或任何其它半导体材料。该衬 底可包括制造于其中的集成电路。诸如二氧化硅(Si02)的绝缘层300形成在衬底上方。替 换地，或附加地，绝缘层300可包括高介质膜、Si-C-0-H膜或任何其它合适的绝缘材料。非 晶碳(a -C或C)层305沉积在二氧化硅层300上，氮氧化硅(SixOyNz)层(用标记"SiON" 标示)沉积在非晶碳层305上，光致抗蚀剂(PR)层315设置在氮氧化硅层310上。
在一个可能的实施中，光致抗蚀剂层的类型是由193nm(深紫外)光曝光，其沿垂 直于衬底平面的方向厚约900至2000埃。氮氧化硅层310具有大约220至420埃的起始 厚度，可以是介质抗反射涂层(DARC)。任选地，底部抗反射涂层(BARC)可用在DARC的顶 部上，但其不能被用来代替DARC的在掩蔽非晶碳膜叠层方面的特性。非晶碳层305具有大 概2700至3300埃的起始厚度。非晶碳层305的厚度由被蚀刻的非晶碳层下方的膜叠层确 定，在确定厚度时应该考虑到层305在蚀刻工艺期间会被侵蚀。非晶碳可以是取自加利福 尼亚圣克拉拉的应用材料公司的高级图案膜(APF)。 二氧化硅层300具有大概6000埃的起 始厚度。这些厚度可根据工艺架构的需要而变化。 图4描绘使用光掩模将图3的分层结构中的光致抗蚀剂315图案化。在一个可能 的方法中，选择性地将光致抗蚀剂曝光于UV光并使用显影剂去除光致抗蚀剂的已曝光部 分，从而将光掩模400的图案转移到光致抗蚀剂315。光掩模400可以是弱化的相移膜。图 5描绘使用由图4的分层结构中的光致抗蚀剂形成的掩模将氮氧化硅层图案化。在此，氮氧 化硅层310使用光致抗蚀剂315作为掩模进行蚀刻，以将图案转移到氮氧化硅层。转移的 图案可包括如图6所示的平行的纵向开口 。图6描绘图5的分层结构的俯视图。
图7描绘在去除光致抗蚀剂材料之后余下的图案化的氮氧化硅层。在去除光致抗 蚀剂之后，图案化的氮氧化硅层能够用作硬掩模来蚀刻一个或更多的下面的层级。在一种 方法中，氮氧化硅层310用于蚀刻下面的非晶碳层(C)305。图8描绘使用图7的氮氧化硅 层作为硬掩模将非晶碳层图案化。实践中，氮氧化硅层310的一部分在蚀刻期间也被耗尽。 去除氮氧化硅层310的未耗尽的部分，留下图案化的C层305。图9描绘在去除氮氧化硅材 料之后余下的图案化的非晶碳层。图10描绘使用图9的非晶碳层作为硬掩模在二氧化硅 层中图案化平行沟槽。由于通过氮氧化硅硬掩模形成非晶碳硬掩模，平行沟槽的蚀刻更加 精确。应注意，一些或所有的非晶碳层在蚀刻期间将耗尽。使用图案化的非晶碳层305将 二氧化硅层300图案化可包括使用图案化的非晶碳层305将一个或更多的中间层图案化；以及使用一个或更多的中间层将二氧化硅层图案化。在一种替换的方法中，共同的图案转 移至氮氧化硅层和非晶碳层305这二者，以形成如图8所述的结构，并且这两个层一起用作 硬掩模将二氧化硅层300图案化。例如，图案可以转移到DARC层顶上的BARC层，然后转移 到DARC层和非晶碳/高级图案膜(APF)。替换地，DARC/APF叠层可将它们的图案转移到下 方的其它膜。 图11描绘图10的在去除非晶碳层之后的图案化的二氧化硅层。在金属镶嵌 (Damascene)的工艺中，在电介质中形成孔穴，然后用导体的或半导体的材料填充这些孔 穴，以形成特征。例如，非晶碳层305可以用作蚀刻二氧化硅层300的硬掩模，以形成一定 数量的间隔开的平行沟槽。接下来，沉积诸如钨(W)的导电材料以填充这些沟槽。图12描 绘诸如钨1200的导电材料填充并过量填注图11的经蚀刻的二氧化硅层内的平行沟槽。然 后，通过诸如化学-机械平坦化(CMP)方法，可去除溢出的鸨，从而形成具有平坦化的表面 的轨道。钨可以由诸如氮化铝钛(AlTiN)的高熔点金属代替。高熔点金属适于承受随着构 建三维装置在硅沉积时经受的高温。钨还可以由钨合金、铜和/或铝替换。
图13描绘由图12的分层结构通过去除多余的导电材料并提供氮化钛层、多晶硅 层、氮化钛层、钨层、非晶碳层、氮氧化硅层和光致抗蚀剂层而形成的分层结构。截面图描绘 诸如钨的导电材料1200的间隔开的轨道。随后，沉积氮化钛层1300作为阻挡/粘接层。接 下来，设置多晶硅层1305。如图1相关阐释，可沉积形成非晶碳区域，之后将其结晶成为多 晶的硅，也称为多晶硅。可设置原位掺杂重掺杂n型硅层，以及本征的或轻掺杂硅的层级。 如图1相关阐述，可以在硅图案化并蚀刻成柱状物之后形成重掺杂P型区域。
通过诸如将下面的硅快速热氧化成二氧化硅的方法，厚度为例如大约18埃的介 质破裂反熔丝(AF)层1310形成于多晶硅层1305的顶部区域。也可将该反熔丝层设置成 高k材料，例如氧化铪、氧化铝或一些其它介质。 氮化钛1315和钨1320的短路层设置在多晶硅层1305的顶部，作为随后形成的上 覆的导电轨的金属至金属接触。然后设置非晶碳层1325、氮氧化硅层1330和光致抗蚀剂 1335。类似于图3至9所描述的步骤，图案转移到光致抗蚀剂1335，再转移到氮氧化硅层 1330，然后转移到非晶碳层1325以提供图14a的分层结构。使用无铬掩模可以图案化光致 抗蚀剂层1335。 在一个可能的实施中，光致抗蚀剂层1335包括193nm的抗蚀剂，厚约900至2000 埃。氮氧化硅层1330具有大约220至420埃的起始厚度，可以是介质抗反射涂层。氮氧化 硅层1330的厚度基于光致抗蚀剂层1335而设置。非晶碳层1325具有大概2700至3300 埃的起始厚度。非晶碳可以是取自利福尼亚圣克拉拉的应用材料公司的高级图案膜(APF)。 钨层1320具有从大约500埃一直到大约1000埃的起始厚度。在一个实施中，工艺完成时 期望余下大约300埃的钨层1320。如果蚀刻工艺非常好，那么钨层1320的起始厚度可以不 大于300埃。 氮化钛层1315具有最小大约200埃的厚度。多晶硅层具有大约2200至3400埃 的起始厚度。氮化钛层1300具有最小约100埃的厚度。这些厚度可根据工艺架构的需要 而变化。 图14a描绘由图13的分层结构通过使用光致抗蚀剂层将氮氧化硅层图案化以及 使用图案化的氮氧化硅层作为硬掩模将非晶碳层图案化而形成的分层结构。图14b描绘图14a中的分层结构的俯视图。分层结构中的表面在二维上可以形成均匀的图案。在一种方 法中，形成一系列的诸如柱状物(pillar)或杆状物(post)的圆柱状存储单元。然而，也可 以采用其它的横截面形状。在装置的边缘处的柱状物可以是经受光学接近校正的模拟物。 在一个实施中，图案密度是50 % ，意味着存在规则的、均匀的图案。 图15描绘由图14a的分层结构通过使用图案化的非晶碳层1325作为硬掩模，在 单步光刻步骤中将钨层1320、氮化钛层1315、多晶硅层1305和氮化钛层1300图案化而形 成的分层结构。应注意，一部分或全部非晶碳层1325在蚀刻期间将耗尽。使用图案化的非 晶碳层1325将多晶硅层1305图案化可包括使用图案化的非晶碳层将一个或更多的中间 层(例如，钨层1320和氮化钛层1315)图案化；以及使用一个或更多的中间层将多晶硅层 图案化。在替换的方法中，共同的图案转移到氮氧化硅层和非晶碳层305这二者，并且这两 个层一起用作硬掩模，用于蚀刻多晶硅层1305和氮化钛层1300。图16描绘由图15的分层 结构通过去除图案化的非晶碳层而形成的分层结构。 图17描绘由图16的分层结构通过用介质1700填充孔穴而形成的分层结构。介 质材料1700可以是均匀的介质，例如原硅酸四乙酯(TEOS)。 至此，已经形成下导电轨和存储单元。接下来，形成上导电轨和下一层级的存储单 元。如所述，上导电轨可沿与下导电轨相横向的方向延伸。图18描绘由图17的分层结构 通过沉积二氧化硅层1800、非晶碳层1805、氮氧化硅层1810和光致抗蚀剂层1815而形成 的分层结构。 图19a描绘由图18的分层结构通过将光致抗蚀剂1815图案化、使用图案化的光 致抗蚀剂蚀刻氮氧化硅层1810、以及使用图案化的氮氧化硅层作为硬掩模蚀刻非晶碳层 1805而形成的分层结构。使用图案化的非晶碳作为硬掩模将二氧化硅层1800图案化以形 成平行沟槽，例如，金属镶嵌工艺。随后，氮化钛1900和诸如钨1905的导电材料沉积到平 行沟槽中，将余下的钨去除。在蚀刻沟槽时，钨层1320相当于存储单元上的盖，用以保护反 熔丝层1310免于在蚀刻沟槽过量时被腐蚀。 图19b和19c描绘替换的分层结构。如所述，可以设置用于存储单元的各种构造。 在一种方法中，反熔丝设置在存储单元的底部，作为高k层。例如，参见图19b中的反熔丝 层1910。而且，诸如硅化钴或硅化钛的硅化物层1915是导电轨的一部分。在另一选择中， 金属_绝缘体_金属(MM)设计被采用，其中反熔丝层夹在金属层之间。例如，在图19b中， 参见反熔丝层1930和金属(例如，TiN)层1925和1315。还设置硅化物层1920。在这些 替换情况下，与图15类似，使用非晶碳硬掩模可蚀刻叠层。就图19b的情况而言，在单步光 刻步骤中，非晶碳硬掩模被用于蚀刻通过钨层1320、氮化钛层1315、多晶硅层1305、氮化钛 层1300和反熔丝层1910。就图19c的情况而言，在单步光刻步骤中，非晶碳硬掩模被用于 蚀刻通过钨层1320、氮化钛层1315、反熔丝层1930、氮化钛层1925、硅化物层1920、多晶硅 层1305和氮化钛层1300。 高k层可以具有大于例如大约8的介电常数k。应注意，已经研究了高k介质材料 用于晶体管的栅氧化物层，因为它们能被做得比二氧化硅的栅氧化物层更厚，同时保持相 同或更好的电容。然而，与在此描述的反熔丝相比，这些栅氧化物层在晶体管中担负着不同 的角色。在装置寿命中的任何时间点都不要求这些栅氧化物层经受介质击穿。原子层沉积 (ALD)可以用于形成高k材料的介质破裂反熔丝。ALD技术中近来的发展让形成高k材料的极高质量层成为可能，这些层非常薄，例如50、30、20或10埃，或更薄。这些非常薄的层质量如此之高，使得泄露电流小得令人满意，并且这样的薄层只需要更低的电压来击穿。另外，许多高k介质可以在相对较低的温度下通过包括ALD的各种沉积工艺而形成。作为通常的规则，在复杂的半导体装置的制造中，减小工艺温度总是有利的，最小化掺杂物扩散、剥离以及其他问题。 对于该材料，介电常数k的值可以在例如8和50之间，更常见的是在大约8和大约25之间。例如，该层可以在大约10和大约200埃之间，通常在大约20和大约100埃之间。介质材料可以包括Hf02、 A1203、 Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、Hf A10x、 Hf SiON、 ZrSiA10x、 Hf SiA10x、 Hf SiA10N和ZrSiA10N。在一些实施例中，可以混合这些材料中的两种或更多。介电常数约为25的氧化铪11 )2或介电常数约为9的氧化铝A1203特别合适。通常，介电常数高、且膜品质可比的材料应该比那些介电常数低的要厚。
图20描绘图19a的分层结构的俯视图。应注意，导电轨1905的延伸方向与导电轨1200的相横向。 接下来，形成存储单元的第二层级。图21描绘由图20的分层结构通过去除余下的导电材料并提供氮化钛层2100、多晶硅层2105、氮化钛层2115、钨层2120、非晶碳层2125、氮氧化硅层2130和光致抗蚀剂层2135而形成的分层结构。 图22描绘由图21的分层结构通过使用光致抗蚀剂层2135蚀刻氮氧化硅层1230以及使用图案化的氮氧化硅层1230作为硬掩模蚀刻非晶碳层2125而形成的分层结构。
图23描绘由图22的分层结构通过在单步光刻步骤中，使用图案化的非晶碳层作为硬掩模将钨层2120、氮化钛层2115和多晶硅层2105图案化而形成的分层结构。图24描绘由图23的分层结构通过去除图案化的非晶碳层2125而形成的分层结构。图25描绘由图24的分层结构通过用电介质2500填充孔穴而形成的分层结构。至此，已经形成存储单元的第二层级，但是还没有形成该层级的上导电轨。使用在此描述的技术，可以形成更多层级的存储单元。 例如，图26描绘在图25的分层结构上形成的附加的第三层存储单元。附加层包括氮化钛层2600、钨层2605、氮化钛层2610、包括反熔丝层2620的多晶硅层2615、氮化钛层2625和钨层2630。存储单元的第三层形成在多晶硅层2615中，而第三层的下导电轨形成于钨层2605中。 图27描绘在图26的分层结构上形成的附加的第四层存储单元。该结构包括氮化钛层2700、钨层2705、包括反熔丝层2715的多晶硅层2710、氮化钛层2720、钨层2725、氮化钛层2730、钨层2735和氮化钛层2740。存储单元的第四层形成于多晶硅层2615中。第四层的下导电轨形成于钨层2705中，而第四层的上导电轨形成于钨层2735中。在该例子中，整个存储装置包括四个层L0、L1、L2和L3。也可以设置更多附加的氮氧化硅层。每层包括一组具有诸如轨道的上和下导电构件的存储单元。下导电轨是耦接到存储单元的底部的底配线层的一部分，同时上导电轨是耦接到存储单元的顶部的上配线层的一部分。而且，导电轨可以由邻近层共享。诸如层级之间的互连的其它细节没有示出。
深坑(zia)是指金属镀层(metallization)之间贯通整个分层结构的深通路互联，使用在此提供的技术还可以形成深坑(zia)。在一个示例的实施中，弱化的相移光掩模能够用于将光致抗蚀剂层图案化，该光致抗蚀剂层包括193nm的抗蚀剂，并且厚度大约为900至2000埃。光致抗蚀剂层用于将氮氧化硅层图案化，该氮氧化硅层具有大约220至420埃的起始厚度。氮氧化硅层用于将非晶碳层图案化，该非晶碳层具有大约7200至8800埃的起始厚度。非晶碳层用于将二氧化硅层图案化，该二氧化硅层具有大约18000至22000埃的起始厚度。如之前，这些厚度根据工艺架构的需要而变化。另外，应注意除了氧化物之外的其它材料可在深坑蚀刻中去除。例如，多晶硅可在深坑蚀刻中去除以连接金属镀层的各个层级。 图28描绘用于制造3-D存储装置的工艺。仍参考图2b。步骤2800包括沿第一方向形成第一导电轨，例如在L0的底部。步骤2805包括形成第一存储单元层级，例如在L0中。步骤2810包括沿与第一方向相横向的第二方向形成第二导电轨，例如在L0的顶部/L1的底部。步骤2815包括形成第二存储单元层级，例如在L1中。步骤2820包括沿第一方向形成第三导电轨，例如在Ll的顶部/L2的底部。步骤2825包括形成第三存储单元层级，例如在L2中。步骤2830包括沿第二方向形成第四导电轨，例如在L2的顶部/L3的底部。步骤2835包括形成第四存储单元层级，例如在L3中。步骤2840包括沿第一方向形成第五导电轨，例如在L3的顶部。 图29描绘制造3-D存储装置的第一层级的工艺。仍参考图3至17。描述的工艺是通常的概述，没有提供所有的细节。步骤2900包括开始构建第一导电轨。步骤2905包括沉积二氧化硅、非晶碳(C)、氮氧化硅和光致抗蚀剂(参见图3)。步骤2910包括将光掩模的图案转移到光致抗蚀剂(参见图4)。步骤2915包括将光致抗蚀剂的图案转移到氮氧化硅(参见图5)。步骤2920包括去除光致抗蚀剂(参见图7)。步骤2925包括将氮氧化硅的图案转移到非晶碳(参见图8)。步骤2930包括去除氮氧化硅(参见图9)。步骤2935包括将非晶碳的图案转移到二氧化硅以形成沟槽(参见图10)。步骤2940包括去除非晶碳(参见图11)。步骤2945包括在沟槽中提供钨(参见图12)。步骤2950包括去除多余的鸨(参见图13)。 步骤2955包括开始构建存储单元的第一层。步骤2960包括提供氮化钛和多晶硅层(参见图13)。步骤2965包括形成多晶硅中的反熔丝层。步骤2970包括提供氮化钛、钨、C、氮氧化硅和光致抗蚀剂层。步骤2975包括执行类似于步骤2910至2930的步骤(参见图14a)。步骤2980包括将非晶碳的图案转移到钨、氮化钛、多晶硅和氮化钛层(参见图15)。步骤2985包括去除非晶碳(参见图16)。步骤2990包括提供孔穴中的电介质(参见图17)。 图30描绘制造3-D存储装置的第二层级的工艺。仍参考图18至25。描述的工艺是通常的概述，没有提供所有的细节。步骤3000包括开始构建第二导电轨。步骤3005包括沉积二氧化硅、非晶碳(C)、氮氧化硅和光致抗蚀剂(参见图18)。步骤3010包括将光掩模的图案转移到光致抗蚀剂。步骤3015包括将光致抗蚀剂的图案转移到氮氧化硅。步骤3020包括去除光致抗蚀剂。步骤3025包括将氮氧化硅的图案转移到非晶碳。步骤3030包括去除氮氧化硅。步骤3035包括将非晶碳的图案转移到二氧化硅以形成沟槽。步骤3040包括去除非晶碳。步骤3045包括在沟槽中提供氮化钛和鸨。步骤3050包括去除多余的鸨(参见图19a禾口 20)。 步骤3055包括开始构建存储单元的第二层。步骤3060包括提供氮化钛和多晶硅层(参见图21)。步骤3065包括形成多晶硅中的反熔丝层。步骤3070包括提供氮化钛、钨、非晶碳、氮氧化硅和光致抗蚀剂。步骤3075包括执行类似于步骤3010至3030的步骤(参见图22)。步骤3080包括将非晶碳的图案转移到钨、氮化钛和多晶硅(参见图23)。步骤3085包括去除非晶碳(参见图24)。步骤3090包括提供孔穴中的电介质(参见图25)。
为了示例和描述的目的，已经详细地呈述了本发明。其不旨在穷举或将本发明限制于所揭示的确定形式。根据上述教导，许多修改和变型是可能的。选择已经描述的实施例是为了最好地解释本发明的原理及其实际应用，从而使得本领域技术人员在各种实施例中以及在可预见的适宜于特定用途的各种修改形式中最好地利用本发明。本发明的保护范围旨在由所附的权利要求限定。
权利要求
一种制造3-D单片存储装置的方法，包括在分层的结构中将第一氮氧化硅层图案化，以提供第一图案化的氮氧化硅层，所述分层的结构包括所述第一氮氧化硅层下方的第一硬掩模层，和所述第一硬掩模层下方的第一氧化物层；使用所述第一图案化的氮氧化硅层将所述第一硬掩模层图案化，以提供第一图案化的硬掩模层；使用所述第一图案化的硬掩模层将所述第一氧化物层图案化，以提供第一图案化的氧化物层；以及在所述第一图案化的氧化物层中形成第一组导电轨，所述第一组导电轨位于所述3-D单片存储装置的特定层级中。
2. 根据权利要求l所述的方法，其中， 所述第一氧化物层包括二氧化硅。
3. 根据权利要求1所述的方法，还包括 在所述第一组导电轨上方形成第一多晶层；将所述第一多晶层图案化以提供多个第一柱状物，所述多个第一柱状物从下面电耦接 到所述第一组导电轨，所述多个第一柱状物包括所述3-D单片存储装置的所述特定层级中 的二极管。
4. 根据权利要求3所述的方法，其中，所述多个柱状物中的每一个柱状物具有第一导电类型的重掺杂区域、未掺杂或轻掺杂 中间区域以及第二导电类型的重掺杂区域。
5. 根据权利要求3所述的方法，还包括形成所述多个第一柱状物上方的第二氧化物层、所述第二氧化物层上方的第二硬掩模层以及所述第二硬掩模层上方的第二氮氧化硅层；将所述第二氮氧化硅层图案化，以提供第二图案化的氮氧化硅层； 使用所述第二图案化的氮氧化硅层将所述第二硬掩模层图案化，以提供第二图案化的硬掩模层；使用所述第二图案化的硬掩模层将所述第二氧化物层图案化，以提供第二图案化的氧 化物层；以及在所述第二图案化的氧化物层中形成第二组导电轨，所述多个第一柱状物从上方电耦 接到所述第二组导电轨。
6. 根据权利要求5所述的方法，还包括将所述第二组导电轨上方的多晶层图案化，以形成多个第二柱状物，所述多个第二柱 状物从下方电耦接到所述第二组导电轨。
7. 根据权利要求5所述的方法，其中， 所述第一硬掩模和第二硬掩模层包括非晶碳。
8. 根据权利要求l所述的方法，其中， 所述第一组导电轨包括钨和氮化铝钛中的至少一种。
9. 根据权利要求l所述的方法，其中，所述第一氮氧化硅层具有大约220至420埃的起始厚度；以及所述第一硬掩模层具有大概2700至3300埃的起始厚度。
10. 根据权利要求l所述的方法，其中，所述使用所述第一图案化的硬掩模层将所述第一氧化物层图案化以提供第一图案化 的氧化物层包括使用所述第一图案化的硬掩模层形成一个或更多的中间层的图案；以及 使用所述一个或更多的中间层将所述第一氧化物层图案化。
11. 根据权利要求l所述的方法，其中， 所述第一硬掩模层包括非晶碳。
12. 根据权利要求l所述的方法，其中， 所述第一硬掩模层包括二氧化硅。
13. 根据权利要求l所述的方法，其中， 所述第一硬掩模层包括氮化硅和氮化钛中的至少一种。
14. 根据权利要求l所述的方法，其中， 所述第一硬掩模层包括钨。
15. 根据权利要求l所述的方法，其中，所述第一硬掩模层包括氧化铝、氧化镍和氧化铪中的至少一种。
16. —种通过权利要求1至15中任一权利要求的方法所形成的3-D单片存储装置。
全文摘要
一种用于制造3-D单片存储装置的方法。非晶碳上的氮氧化硅(SixOyNz)用作有效的、容易去除的、对硅、氧化物和钨具有高选择性的硬掩模。氮氧化硅层使用光致抗蚀剂蚀刻，所得经蚀刻的SixOyNz层用于蚀刻非晶碳层。硅、氧化物和/或钨层使用非晶碳层蚀刻。在一个实施中，3-D单片存储装置的导电轨通过使用图案化的非晶碳层作为硬掩模蚀刻诸如二氧化硅(SiO2)的氧化物层而形成。存储单元二极管通过使用另外的图案化的非晶碳层作为硬掩模蚀刻多晶硅层而形成，为置于导电轨间的多晶硅的柱状物。类似地形成导电轨和存储单元二极管的附加层级，从而构建3-D单片存储装置。
文档编号H01L29/76GK101743626SQ200880022217
公开日2010年6月16日 申请日期2008年6月26日 优先权日2007年6月27日
发明者史蒂文·J·雷迪根, 迈克尔·W·科恩韦基 申请人:桑迪士克公司