专利名称：一种高深宽比硅通孔铜互连线及其制备方法
技术领域：
本发明涉及一种集成电路高深宽比的硅通孔垂直铜连接线，本发明还涉及采用转向电沉积技术制备该垂直铜连接线的方法。
背景技术：
硅通孔互连技术除了可以提高互连密度和高速信号的传输特性外，还可以通过减小整个引线的长度来降低功率损耗，同时接触孔也为管芯发出的焦耳热提供了散热通道，从而为MEMS封装和IC的三维集成提供更优的解决方案。但硅通孔互连技术依然面临更小通孔的制作、通孔内无缺陷金属化和互连线与硅衬底电绝缘的形成等技术上的挑战。本项目着眼于通孔内电镀铜互连线的制备。电镀是完成铜互连线的主要工艺。电镀的主要目的是在硅通孔内充满致密、无孔洞、无缝隙和其它缺陷、分布均匀的铜。尽管现有的电镀铜工艺可以在深宽比小于IO的通孔中获得符合要求的互连线，但是对于高深宽比(>10)的通孔，电镀铜互连线由于含有空洞和其他缺陷使得导电性能变差，甚至断路。
最近，关于脉冲电镀在集成电路铜互连线中的应用研究越来越受到重视[l， 2]。Dixit等人[2]提出了一种新的电镀工艺在高深宽比的通孔中电镀铜互连线。实验中，首先采用STS DRIE的方法在厚度为200-40(^m的硅圆片刻蚀出直径10-30pm的通孔，在通孔的内壁上生长1.8pm的二氧化硅层和200nm的氮化硅层来阻止铜向硅的扩散。300nm厚的金种子层沉积在一个接触圆片上，和目标硅圆片用光刻胶暂时粘结起来。采用由底到顶的电镀方式，为了使在电镀过程中铜的沉积速率保持恒定，他们提出了 "深宽比依赖的电沉积工艺"，简单说来就是高深宽比，低正相电流密度，高反相电流密度。但是，由于通孔上下直径相同，这种方法使用过程中需要不断的调整电流大小，适应电沉积铜深宽比的变化[2]，工艺相对繁锁，而且不利于电沉积过程中产生的气泡的逸出。
此外，目前采用电沉积工艺制备深宽比大约15的无缺陷的铜互连线还比较困难。参考文献[1] Al-Sarawi SF， Abbott D， Franzon PD. A review of 3_D packagingtechnology. Ieee Transactions on Components Packaging and ManufacturingTechnology Part B-Advanced Packaging 1998;21:2. Dixit P, Miao JM. Aspect-ratio-dependent copper electrodepositiontechnique for very high aspect-ratio through-hole plating. Journal of theElectrochemical Society 2006;153:G552.
发明内容
本发明的第一个目的，就是提供一种集成电路的高深宽比硅通孔铜互连线，使得在制备该铜连接线时，可以实时的地自动调整局部电沉积电流密度，有利于电沉积过程中产生的气泡的逸出，从而实现深宽比大于15的硅通孔铜互连线的制备。
为实现上述发明目的，本发明的高深宽比硅通孔铜互连线为铜互连线一端粗一端细，贴近导电硅片端为细端。
所述的硅通孔从电沉积铜开始端至终止端直径为从细至粗。本发明的第二个目的，就是提供上述高深宽比硅通孔铜互连线的制备工艺。所述的高深宽比硅通孔铜互连线的制备工艺主要包括以下步骤1 、采用光刻技术在硅片表面制备通孔掩模；
2、 使用感应耦合等离子体(ICP)深反应离子刻蚀(DRIE)技术在硅片上得到逐渐变细的硅通孔，制成器件硅片；
3、 然后在硅通孔的内壁上生长二氧化硅层和氮化硅层；
4、 制备导电硅片，在另一片硅片表面相继溅射沉积Cr和Au膜，制成导电硅片；
55、 导电硅片与器件硅片的连接，首先将器件硅片与导电硅片釆用耐腐蚀胶在边缘相连，硅通孔中较细的一端接触导电硅片，并且从导电硅片处接出导线；
6、 电沉积铜互连线电沉积铜从较细端到较粗端生长，阴极与导电硅片连接，阳极采用高纯的电解铜板，其面积大于或等于阴极的两倍；整个电沉积过程中，导通电流密度保持恒定；在转向电沉积过程中，采用了较简单的矩形波电流变化趋势，并且正向电流和负向电流强度相等，正向电流导通时间是负向电流的5-7倍。
上述制备工艺的第2步中，包含以下工序
(a) 在硅片正面刻蚀，形成在开口粗里端细直径逐渐变化的盲孔；
(b) 在硅片背面进行大面积刻蚀，至与正面蚀刻的硅盲孔联通为止；(C)去除掩模；
(d)对器件硅片进行表面处理。所述的DRIE技术反应刻蚀参数为刻蚀气体SFs的流速为150-170 sccm，钝化气体0^8为90-110 sccm; ICP射频功率为750-850沐，下电极射频功率10-12 W;刻蚀时间最初的7个刻蚀循环周期为20分钟(7*20=140分钟)，后15个刻蚀循环周期为10分钟。
上述制备工艺的第6步中，所述的脉冲电沉积铜的具体的电沉积参数如下CuS04 30-60克/升，H2S04 200-240克/升，C厂45-55 ppm，添加剂EP-1100C35-45毫升/升，光亮剂EP-1000R5-7毫升/升，温度为室温，沉积过程中机械搅拌，正、负向电流接通时间比大于或等于5，电流密度设定为11-15 mA/cm2电沉积时间为24小时。
有益效果由于孔的直径在孔长度方向分布不均匀，通孔细端对应于直径为A通孔粗端的直径对应于^，由图2可以看出，^〉A在电沉积过程中，较细端所对应的电流密度较大，从而沉积速度较快，这种设计可以使电沉积铜迅速地与导电金膜
6接触，增加整个电沉积系统的导电性能。随着电沉积铜的生长，通孔的直径变大， 即此时的有效电流密度逐渐降低。较低的电流密度使铜沉积不容易产生缺陷。逐渐 变细的通孔除了可以自动调节电流之外，还具有另外一个优点，即有利于沉积过程 中产生的气体的导出，从而也降低了电沉积铜缺陷的产生。此外，在本发明的转向 电沉积过程中，采用了较简单的电流变化趋势，并且正向电流和负向电流相等，但 正向电流导通时间是负向电流的5-7倍。负向电流的采用主要可以使沉积的铜表面比
较突出的部分作为阳极溶解掉，总体使电沉积铜达到结晶细化致密的效果。
下面结合附图和实施例对本发明专利进一步说明。
图l是电沉积技术制备高深宽比垂直铜互连线的工艺流程(a)掩模制备；(b) 硅片正面刻蚀；(C)硅片背面开孔；(d)去除掩模；(e)器件硅片表面处理(沉积 1.8 pm的二氧化硅层和200 nm的氮化硅)；(f)导电硅片制备；(g)器件硅片与导 电硅片采用绝缘胶连接；
图2是电沉积铜互连线的装置示意图3是深宽比约为18的硅通孔SEM照片；
图4采用本发明制备的深宽比为18的硅通孔铜互连线。
其中，1-光刻胶、2-二氧化硅层、3-硅片、4-二氧化硅层和氮化硅层、5-Au 和Cr镀层、6-环氧树脂胶、7 -铜。
具体实施例方式
参见图1至图4，本发明的高深宽比硅通孔铜互连线为铜互连线一端粗一端细， 贴近导电硅片端为细端。
上述的高深宽比硅通孔铜互连线的制备工艺实施例一主要包括以下步骤 1 、采用光刻技术在硅片表面制备通孔掩模；
72、使用感应耦合等离子体(ICP)深反应离子刻蚀(DRIE)技术在硅片上得到 逐渐变细的硅通孔，制成器件硅片，含以下工序；
(a) 在硅片正面刻蚀，形成开口粗里端细直径逐渐变化的满足深宽比要求的盲
孔；
(b) 在硅片背面进行大面积刻蚀，至与正面蚀刻的硅盲孔联通为止；
(c) 去除掩模；
(d) 对器件硅片进行表面处理；
所述的DRIE技术反应刻蚀参数为刻蚀气体SFe的流速为160sccm，钝化气体(^8 为100sccm; ICP射频功率为800 W,下电极射频功率ll W;刻蚀时间最初的7个刻 蚀循环周期为20分钟(7*20=140分钟)，后15个刻蚀循环周期为10分钟。
3、 然后在硅通孔的内壁上生长二氧化硅层和氮化硅层；
4、 制备导电硅片，在另一片硅片表面相相继溅射沉积20 nm厚Cr和300nm厚Au 膜，制成导电硅片；
5、 导电硅片与器件硅片的连接，首先将器件硅片与导电硅片采用耐腐蚀胶在边 缘相连，硅通孔中较细的一端接触导电硅片，并且从导电硅片处接出导线；
6、 电沉积铜互连线电沉积铜从较细端到较粗端生长，将连接好的导电硅片与 器件硅片放置到电镀铜的镀液中，导电硅片作为阴极，阳极采用高纯的电解铜板， 其面积大于或等于阴极的两倍；整个电沉积过程中，导通电流密度保持恒定；在转 向电沉积过程中采用反转电沉积技术，采用了较简单的矩形波电流变化趋势，并且 正向电流和负向电流强度相等，正向电流导通时间是负向电流的5-7倍，电镀铜的生 长方向是从权利要求l所述的硅通孔的较细端向较粗端生长。
上述制备工艺的第6步中，所述的脉冲电沉积铜的具体的电沉积参数如下
8CuS04 30-60克/升，貼04 200-240克/升，Cl一 45-55 ppm，添加剂EP-1100C 35-45毫升/升，光亮剂EP-1000R5-7毫升/升，温度为室温，沉积过程中机械搅拌， 正、负向电流接通时间比大于或等于5，电流密度设定为11-15 mA/ctn2电沉积时间 为24小时。
所述的脉冲电沉积铜的具体的电沉积参数如下
CuS04 40克/升，H2S04 210克/升,C1— 50 ppm,添加剂EP-1100C 40毫升/升， 光亮剂EP-1000R5毫升/升，温度为室温，沉积过程中机械搅拌，正、负向电流接通 时间比大于或等于5，电流密度设定为12 mA/cn^电沉积时间为24小时。
9
权利要求
1、一种高深宽比硅通孔铜互连线，其特征是所述的铜互连线一端粗一端细，贴近导电硅片端为细端。
2、 根据权利要求l所述的高深宽比硅通孔铜互连线，其特征是所述的硅通孔从电沉 积铜开始端至终止端直径为从细至粗。
3、 一种制备如权利要求l所述的高深宽比硅通孔铜互连线的制备工艺，主要包括以下 步骤1)采用光刻技术在硅片表面制备通孔掩模；2 )使用感应耦合等离子体(ICP)深反应离子刻蚀(DRIE)技术在硅片上得到逐渐变细 的硅通孔，制成器件硅片；3) 然后在硅通孔的内壁上生长二氧化硅层和氮化硅层；4) 制备导电硅片，在另一片硅片表面相继溅射沉积Cr和Au膜，制成导电硅片；5) 导电硅片与器件硅片的连接，首先将器件硅片与导电硅片采用耐腐蚀胶在边缘相连， 硅通孔中较细的一端接触导电硅片，并且从导电硅片处接出导线；6) 电沉积铜互连线电沉积铜从较细端到较粗端生长，阴极与导电硅片连接，阳极采用高纯的电解铜板，其面积大于或等于阴极的两倍；整个电沉积过程中，导通电流密度保持恒 定；在转向电沉积过程中，采用矩形波的变化电流，并且正向电流和负向电流强度相等，正 向电流导通时间是负向电流的5-7倍。
4、 根据权利要求3所述的高深宽比硅通孔铜互连线的制备工艺，其特征是制备工艺的第2 步中，包含以下工序(a) 在硅片正面刻蚀，形成开口粗里端细直径逐渐变化的满足深宽比要求的盲孔；(b) 在硅片背面进行大面积刻蚀，至与正面蚀刻的硅盲孔联通为止； (C)去除掩模；(d)对器件硅片进行表面处理。
5、 根据权利要求4所述的高深宽比硅通孔铜互连线的制备工艺，其特征是所述的DRIE 技术反应刻蚀参数为刻蚀气体SFe的流速为150-170 sccm，钝化气体(^8为90-110 sccm; ICP 射频功率为750-850 W，下电极射频功率10-12 W;刻蚀时间最初的7个刻蚀循环周期为20 分钟(7*20=140分钟)，后15个刻蚀循环周期为10分钟。
6、 根据权利要求3或4所述的高深宽比硅通孔铜互连线的制备工艺，其特征是制备工艺的 第6步中，所述的脉冲电沉积铜的具体的电沉积参数如下CuS04 30-60克/升，H2S04 200-240克/升，C1— 45-55 ppm，添加剂EP-1100C 35-45毫 升/升，光亮剂EP-1000R 5-7毫升/升，温度为室温，沉积过程中机械搅拌，正、负向电流接 通时间比大于或等于5，电流密度设定为11-15 mA/cm2电沉积时间为24小时。
全文摘要
一种高深宽比硅通孔铜互连线在从电沉积铜开始端至终止端直径为从细至粗的铜互连线。采用电沉积制备上述铜互连线的方法其特征在于电沉积铜从较细端到较粗端生长，阳极采用高纯的电解铜板，其面积大于或等于阴极的两倍；导通电流密度保持恒定；在转向电沉积过程中，并且正向电流和负向电流强度相等，正向电流导通时间是负向电流的5倍。本发明采用逐渐变细的硅通孔作为生长电沉积铜的通道，该硅通孔可以自动调节电沉积过程中局部有效电流密度的分布，并且有利于电沉积过程中阴极产生气泡从孔中的逸出，从而实现高深宽比、无孔洞缺陷的硅通孔铜互连线的制备。
文档编号H01L23/52GK101661922SQ20091004153
公开日2010年3月3日 申请日期2009年7月30日 优先权日2009年7月30日
发明者张统一, 辉 徐, 谷长栋 申请人:广州市香港科大霍英东研究院