封装方法

专利名称：封装方法
技术领域：
本发明涉及半导体器件的制造领域，尤其涉及一种封装方法。
背景技术：
光学传感器芯片对环境洁净度有很高的要求，因此在对其进行封装的过 程中，需要尽可能地避免其暴露于充斥粉尘的环境，从而减少外界粉尘和异 物侵入并附著于光学传感器芯片上。
目前对于光学传感器芯片的封装技术有很多种，其中板上芯片(Chip on Board, COB)封装^R术由于其封装的产品性能可靠稳定，集成度高，封装后 的产品体积小，易用性强，产品工艺流程简单，封装的成本低等等一系列优 点，是目前光学传感器芯片封装中应用较为广泛的一种。
如图l所示，COB封装是采用粘接剂或自动带焊、丝焊、倒装焊等方法， 将光学传感器芯片101直接贴装在电路板102上，再通过引线键合技术实现光 学传感器芯片101上的焊垫103与电路板102上的连接点104的电连接。由于光 学传感器芯片IOI在COB封装过程中并没有被保护装置隔离，因此在光学传感 器芯片的COB封装过程中容易造成芯片污染。关于COB封装，可以在中国发 明专利申请第200710180151 .X号内找到更多信息。
其千rrvR"i'十裙枯光在脊虔倍咸哭力#掛裙' 业界已开发出一种新的对于光学传感器芯片的封装方式。即如图2所示，将光 学传感器芯片201的光感应区域202先利用透明基板203保护起来，之后再利用 COB封装技术进行封装。此种方法可最大限度地避免传统COB封装过程中直 接切割晶圆及其后直接对未受保护的光学传感器芯片进行贴装所造成的粉尘异物污染，极大的提高了封装良率。并且，这种先贴装基板203再将晶圆切割 为单片的方法，可以引入晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging, WLCSP)技术来提高封装效率。所谓晶圆级芯片尺寸封装，是对 整片晶圓进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺 寸与棵片 一致。WLCSP封装的成本随晶圆尺寸的增大和芯片尺寸的减小呈现 明的优势，顺应了市场对微电子产品日益轻、小、短、薄化和低价牝要求。
但是，由于使用晶圆级芯片尺寸封装技术所形成的基板203是晶圆尺寸的 基板整体与晶圆粘合后再切割为单个，且光学传感器芯片201的焊垫204是位 于基板203之外的，因此，在进行基板203切割分离时，容易对芯片201的焊垫 204造成损伤。

发明内容
本发明所要解决的技术问题是如何在分割基板的过程中，防止焊垫受损。
为解决上述问题，根据本发明的一个方面，提供一种封装方法，包括步 骤在基板上形成多个空腔壁；在基板形成有空腔壁的一侧上，空腔壁之间 的位置处形成凹槽；将空腔壁与晶圓上制有半导体器件的一面粘合；将基板 在所述凹槽处进行分割。
可选地，由所述半导体器件组成的芯片包括焊垫，所述将空腔壁与晶圓 上制有半导体器件的一面粘合之后，所述焊垫位于空腔壁之间。
可选地，所述将基板在所述凹槽处进行分割的步骤具体为从所述基板形 成有空腔壁的一面的相对面上，凹槽对应的位置处切割所述基板至完全分割 所述基板。
可选地，所述将基板在所述凹槽处进行分割的步骤是通过对所述基板形 成有空腔壁的一面的相对面进行减薄至暴露所述凹槽来实现的。
6可选地，形成所述基板的材料选自无机玻璃或有机玻璃。 可选地，所述空腔壁为方环形或圓环形。 可选地，所述凹槽的深度小于所述基板厚度的2/3。 可选地，所述半导体器件包括光学传感器或光电转换器。
根据本发明的另一个方面，提供一种封装方法，包括步骤提供基板， 所述基板由上基板与下基板通过粘合层粘合而成；在下基板上形成多个空腔 壁；在下基板形成有空腔壁的一侧上，空腔壁之间的位置处形成凹槽；将空 腔壁与晶圓上制有半导体器件的一面粘合；去除上基板；将下基板在所述凹 槽处进行分割。
可选地，由所述半导体器件组成的芯片包括焊垫，所述将空腔壁与晶圆 上制有半导体器件的一面粘合之后，所述焊垫位于空腔壁之间。
可选地，所述粘合层的材料选自光刻胶或紫外光固化胶。
可选地，所述凹槽暴露所述粘合层，所述将下基板在所述凹槽处进行分 割的步骤是通过分离上基板来实现。
可选地，所述将下基板在所述凹槽处进行分割的步骤具体为从所述下 基板形成有空腔壁的一面的相对面上，凹槽对应的位置处切割所述下基板至 完全分割所述下基板。
可选地，所述将下基板在所述凹槽处进行分割的步骤是通过对所述下基 板形成有空腔壁的一面的相对面进行减薄至暴露所述凹槽来实现的。
可选地，形成所述下基板的材料为玻璃，形成所述上基板的材料选自金 属、玻璃、陶瓷、橡胶或塑料。
可选地，所述空腔壁为方环形或圓环形。
可选地，所述凹槽的深度小于所述下基板厚度的2/3。
7可选地，所述半导体器件包括光学传感器或光电转换器。
与现有技术相比，本发明先在基板形成空腔壁的 一侧上空腔壁之间的位 置处形成凹槽，即在预定分离基板的位置减薄基板，使得基板的下表面远离 焊垫，因而在后续分离基板的过程中，不会损伤焊垫。


图1为现有技术中一种光学芯片封装结构示意图； 图2为现有:^支术中另一种光学芯片封装结构示意图； 图3为本发明一个实施例封装方法流程图； 图4至图8为根据图3所示流程进行封装的示意图； 图9为本发明另 一个实施例封装方法流程图； 图10至图13为才艮据图9所示流程进行封装的示意图。
具体实施方式
实施例1
如图3所示，本实施例提供一种封装方法，包括步骤 S301，在基板上形成多个空腔壁；
S302,在基板形成有空腔壁的一侧上空腔壁之间的位置处形成凹槽； S303，将空腔壁与晶圆上制有半导体器件的一面粘合； S304，将基板在所述凹槽处进行分割。 下面结合附图进行详细"i兌明。
先提供基板401。基板401的厚度可以根据封装的结构强度等进行选择， 例如可以大约为100jam至lOOOium的各种厚度。制造基板401的材料也可 以有多种。所采用的材料至少应满足封装强度的需求。而当所封装的对象例如为影像芯片等光学传感器芯片时，制造基板401的材料可以是对需要进入 光学传感器芯片光波无阻碍的材料，例如可以是玻璃，包括无机的硅酸盐玻 璃或者是例如聚曱基丙烯酸曱酯等有机玻璃。
然后再于基板401上形成多个空腔壁402。形成空腔壁402的方法有多种， 例如对基板401进行光刻的方法，即先在基板401上旋涂光刻胶，再通过曝 光、显影的方法在基板401上刻蚀出厚度约为10 ia m至200 ja m的空腔壁402, 形成如图4所示的结构，完成步骤S301。当然，也可以直接将制成的空腔壁 402粘合在基板401上，也可以实现步骤S301。
由于本发明可以结合晶圆级芯片尺寸封装的方法，因此，可以在一个晶 圓尺寸的基板401上形成多个与晶圆上的芯片数量相当且位置相对应的空腔 壁402，如图5所示。
空腔壁402的形状为方环形，可以是如图5所示的环形，也可以是圆环 形，当然，也可以是其他环形。空腔壁402的形状可以根据实际的封装需要 来进行选择。
然后执行步骤S302,如图6所示，在基板401形成空腔壁402的一侧上， 形成凹槽403，该凹槽位于空腔壁402之间的位置处。如发明内容所述，本发 明先在基板401形成空腔壁402的一侧上空腔壁402之间的位置处形成凹槽 403，即在预定分离基板401的位置减薄基板401,使得基板401的下表面远 离焊垫405 (参考图7)，因而在后续分离基板401的过程中，不会损伤焊垫 405。因此，凹槽403的深度应该越大越好。但是，随着凹槽403深度的增加， 基板401的机械强度降低，如图凹槽403的深度过深，将会导致在制造过程 中，基板401自行断裂，这将会导致封装失败。
形成凹槽403的方法有多种，包括机械方法和化学方法。机械方法是利 用切刀，如金刚石旋转切刀/人基板401形成空腔壁402的一侧上空腔壁402之间的位置处进行部分切割，以形成凹槽403。化学方法是先在基板401上旋 涂光刻胶，再通过曝光、显影的方法在基板401上刻蚀出凹槽403。这两种方 法的具体工艺已为本领域技术人员所熟知，在此不再赘述。
在图6所示的一个实施例中，凹槽403的宽度与空腔壁402之间的间距 相同，而这仅仅是一个示例。凹槽403的宽度可以小于空腔壁402之间的间 距，只要凹槽403的宽度能够保证在后续工艺中暴露焊垫405，就可以实现本 发明的目的。
然后执行步骤S303，如图7所示，将空腔壁402与晶圓406上制有半导 体器件404的一面粘合。这里所说的粘合具体可以是先在空腔壁402上远 离基板401的一面上通过滚胶等方法形成一层粘合层(图未示)；然后将空腔 壁402涂有粘合层的一面与晶圆406制有半导体器件404的一面压合，使得 半导体器件404落入环形空腔壁402所包围的空间内，并使得焊垫405位于 两个空腔壁402之间的空间，也即使得焊垫405落入凹槽403所对应的位置。 这样粘合的结果，使得需要保护的半导体器件404落入由基板401、空腔壁 402和晶圆406本身所围成的密闭空间内，从而起到了封装半导体器件404的 作用。并且，用于进行外部电连接的焊垫405位于该空腔之外，可以方便进 行后续的连接工艺。其中的半导体器件可以例如是光学传感器。
接着再执行步骤S304,如图8所示，将基板401在凹槽403处进行分割。 在该步骤中对基板401进行分割的具体方法至少有两种，其一是直接分割的 方法，例如使用切割刀具从凹槽403对应的基板401上形成有空腔壁402的 一面的相对面的位置处切割基板401至完全分割基板401。由于凹槽403的存 在，使得切割刀具在分离基板401的整个过程都远离焊垫405,从而保护焊垫 405在分割基板401的过程中不受损伤。当然，使用刀具分割仅仅是直接分割 方法的一种，例如在凹槽403处对基板401进行光刻等方法，也可以起到直 接分割基板401的作用，在此不再赘述。
10除直接分割以外，另外一种分割基板401的方法是在基板401上形成有 空腔壁402的一面的相对面对整个基板进行减薄至暴露焊垫405，或者说减薄 至凹槽403的底部，同样也可以实现分割基板401的作用。
最后再切割晶圆406,就可以形成受保护的单个芯片。
实施例2
如图9所示，本实施例提供一种封装方法，包括步骤 S501,在下基板上形成多个空腔壁； S502，将上基板与下基板粘合；
5503, 在下基板形成空腔壁的一侧上空腔壁之间的位置处形成凹槽；
5504, 将空腔壁与晶圆上制有半导体器件的一面粘合；
5505, 去除上基板，分割下基板。 下面结合附图进行详细说明。
首先执行步骤S501，在下基板601上形成多个空腔壁604，形成如图10 所示的结构。制造下基板601的材料至少应满足封装强度的需求。而当所封 装的对象例如为影像芯片等光学传感器芯片时，制造下基板601的材料例如 可以是玻璃，包括无机的硅酸盐玻璃或者是例如聚甲基丙烯酸曱酯等有机玻 璃。形成空腔壁604的方法有多种，例如对下基板601进行光刻的方法，即 先在下基板601上旋涂光刻胶，再通过曝光、显影的方法在下基板601上刻 蚀出厚度约为10jum至200|am的空腔壁604。当然，直接将制成的空腔壁 604粘合在下基板601上，也可以实现步骤S501。
与实施例1相似，为实现晶圆级芯片尺寸封装的应用，可以在一个晶圆 尺寸的下基板601上形成多个与晶圆上的芯片数量相当且位置相对应的空腔 壁604。
ii空腔壁604的形状为环形，可以是圆环形，也可以是方环形或是其他环 形，这可以根据实际的封装需要来进行选择。
然后执行步骤S502,将下基板601和上基板602通过粘合剂603粘合， 形成如图11所示的结构。下基板601和上基板602的厚度可以根据封装的结 构强度等进4亍选择，例如可以大约为100 j^m至1000 ium的各种厚度。
由于上基板602主要起到支撑的作用，所以上基板602的制造材料的选 择主要应考虑机械强度。因此，形成上基板602的材料可以选自金属、玻璃、 陶瓷、橡胶或塑料。
由于后续步骤将分离上基板602，因此粘合上基板602和下基板601的粘 合剂603应该是可以逆向解除粘合的粘合剂，例如可以是光刻胶或紫外光固 化胶。光刻胶可以通过曝光和显影的方法实现解除粘合，而紫外光固化胶可 以通过紫外光照射的方法实现粘合并通过加热的方法实现解除粘合。
这里需要注意的是，步骤S501和步骤S502之间的顺序并非本发明的发 明点所在，本领域技术人员知道，将步骤S501和步骤S502的顺序进行调换， 同样可以实现本发明的目的。
接着执行步骤S503，如图12所示，在下基板601形成空腔壁604的一侧 上空腔壁604之间的位置处形成凹槽605。此处的凹槽605至少等于下基板 601的厚度，从而完全截断下基板601。图12所示的凹槽605的深度恰好等 于下基板601的厚度而到达粘合层603的情况仅仅是一个示例，继续增加凹 槽605的深度至深入上基板602内部，也可以实现本发明的目的。
形成凹槽605的方法有多种，如使用金刚石旋转切刀从下基板601形成 有空腔壁604的一侧上空腔壁604之间的位置处进行部分切割至暴露粘合层 603，以形成凹槽605。或者是先在下基板601上i走涂光刻力交，再通过曝光、 显影的方法在下基板601上刻蚀出暴露粘合层603的凹槽605。与实施例1相似的，凹槽605的宽度可以小于空腔壁604之间的间距， 只要凹槽605的宽度能够保证在后续工艺中暴露焊垫608 (参考图13 )，就可 以实现本发明的目的。
然后执行步骤S504,如图13所示，将空腔壁604与晶圓606上制有半导 体器件607的一面粘合。这里所说的粘合具体可以是先在空腔壁604上远 离下基板601的一面上通过滚胶等方法形成一层粘合层(图未示)；然后将空 腔壁604涂有粘合层的一面与晶圆606制有半导体器件607的一面压合，使 得半导体器件607落入环形空腔壁604所包围的空间内，并使得焊垫608位 于空腔壁604和空腔壁604之间的空间，也即佳J寻焊垫608落入凹槽605所 对应的位置。使得需要保护的半导体器件607落入由下基板601、空腔壁604 和晶圓606本身所围成的密闭空间内，从而起到了封装半导体器件607的作 用。并且，用于进行外部电连接的焊垫608位于该密闭空间之外，可以方便 进行后续的连接工艺。
接着再执行步骤S505,去除上基板602，分割下基板601。在步骤S505 中，只要解除粘合层603的粘性就可以去除上基板602，如前所述，可以根据 不同材料的粘合层603采用相应的方法来解除粘性。由于在步骤S503形成凹 槽605时，凹槽605的深度已经到达粘合层603，也即已经将下基板601分割， 只是由于粘合层603和上基板602的存在而使得下基板601仍然是一个整体， 因此，在分离上基板602之后，下基板601就自然分割开了。被分离的上基 板602可以重复使用，这也是本实施例的一个优点。
在实施例2中，凹槽605的深度大于等于下基板601的厚度，但本发明 不限于此。当凹槽605的深度小于下基板601的厚度时，在去除上基板602 后，就形成了如图7所示的结构，因此后续可以采用实施例1所述的方法来 分割下基板601。这样也可以实现本发明的目的。这种情况下，上基板602就 完全起到增加下基板601的机械强度的作用。当然，本领域技术人员也知道，上述实施例所述的封装方法不限于光学 芯片或光电转换器的封装。如果需要，也可以封装其他需要机械保护的芯片， 例如需进行密封性保护的微机电系统芯片的封装或需要机械保护的芯片的封 装等。这种情况下，也可以使用非透明的材料来制造基板。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任 何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动 和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1. 一种封装方法，其特征在于，包括步骤在基板上形成多个空腔壁；在基板形成有空腔壁的一侧上，空腔壁之间的位置处形成凹槽；将空腔壁与晶圆上制有半导体器件的一面粘合；将基板在所述凹槽处进行分割。
2. 如权利要求1所述的封装方法，其特征在于由所述半导体器件组成 的芯片包括焊垫，所述将空腔壁与晶圓上制有半导体器件的一面粘合之后， 所述焊垫位于空腔壁之间。
3. 如权利要求1所述的封装方法，其特征在于所述将基板在所述凹槽 处进行分割的步骤具体为从所述基板形成有空腔壁的一面的相对面上，凹槽 对应的位置处切割所述基板至完全分割所述基^1。
4. 如权利要求1所述的封装方法，其特征在于所述将基板在所述凹槽 处进行分割的步骤是通过对所述基板形成有空腔壁的 一面的相对面进行减薄 至暴露所述凹槽来实现的。
5. 如权利要求1所述的封装方法，其特征在于形成所述基板的材料选 自无机玻璃或有机玻璃。
6. 如权利要求1所述的封装方法，其特征在于所述空腔壁为方环形或 圓环形。
7. 如权利要求1所述的封装方法，其特征在于所述凹槽的深度小于所 述基板厚度的2/3。
8. 如权利要求1所述的封装方法，其特征在于所述半导体器件包括光 学传感器或光电转换器。
9. 一种封装方法，其特征在于，包括步骤提供基板，所述基板由上基板与下基板通过粘合层粘合而成；在下基板上形成多个空腔壁；在下基板形成有空腔壁的一侧上，空腔壁之间的位置处形成凹槽；将空腔壁与晶圆上制有半导体器件的 一 面粘合；去除上基板；将下基板在所述凹槽处进行分割。
10. 如权利要求9所述的封装方法，其特征在于由所述半导体器件组 成的芯片包括焊垫，所述将空腔壁与晶圆上制有半导体器件的一面粘合之后， 所述焊垫位于空腔壁之间。
11. 如权利要求9所述的封装方法，其特征在于所述粘合层的材料选 自光刻胶或紫外光固化胶。
12. 如权利要求9或11所述的封装方法，其特征在于所述凹槽暴露 所述粘合层，所述将下基板在所述凹槽处进行分割的步骤是通过分离上基板 来实现。
13. 如权利要求9所述的封装方法，其特征在于，所述将下基板在所述 凹槽处进行分割的步骤具体为从所述下基板形成有空腔壁的一面的相对面 上，凹槽对应的位置处切割所述下基板至完全分割所述下基板。
14. 如权利要求9所述的封装方法，其特征在于所述将下基板在所述 凹槽处进行分割的步骤是通过对所述下基板形成有空腔壁的一面的相对面进 行减薄至暴露所述凹槽来实现的。
15. 如权利要求9所述的封装方法，其特征在于形成所述下基板的材 料为玻璃，形成所述上基板的材料选自金属、玻璃、陶瓷、橡胶或塑料。
16. 如权利要求9所述的封装方法，其特征在于所述空腔壁为方环形 或圆环形。
17. 如权利要求9所述的封装方法，其特征在于所述凹槽的深度小于 所述下基板厚度的2/3。
18.如权利要求9所述的封装方法，其特征在于所述半导体器件包括 光学传感器或光电转换器。
全文摘要
本发明提供封装方法，包括步骤在基板上形成多个空腔壁；在基板形成有空腔壁的一侧上空腔壁之间的位置处形成凹槽；将空腔壁与晶圆上制有半导体器件的一面粘合；将基板在所述凹槽处进行分割。与现有技术相比，本发明先在基板形成空腔壁的一侧上空腔壁之间的位置处形成凹槽，即在预定分离基板的位置减薄基板，使得基板的下表面远离焊垫，因而在后续分离基板的过程中，不会损伤焊垫。
文档编号H01L21/78GK101488476SQ20091004689
公开日2009年7月22日 申请日期2009年2月25日 优先权日2009年2月25日
发明者俞国庆, 蔚 王, 王之奇, 虞国平, 邹秋红 申请人:晶方半导体科技(苏州)有限公司