专利名称：栅极及mos晶体管的制作方法
技术领域：
本发明涉及半导体器件制造领域，尤其涉及栅极及M0S晶体管的制作方法。
背景技术：
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的 数据存储量以及更多的功能，集成电路晶片朝向更高的元件密度、高集成度方向发展，半导 体器件的栅极尺寸变得越来越细且长度变得较以往更短。在现有技术中，M0S晶体管的栅极的形成以图案化光刻胶层为掩膜，采用干法蚀刻 法刻蚀栅介电层上的腐蚀阻挡层和多晶硅层，形成栅极。具体工艺参考图1至图5，如图1 所示，在半导体衬底100上形成栅介电层102，所述形成栅介电层102的方法为热氧化法或 化学气相沉积法；用化学气相沉积法在栅介电层102上沉积多晶硅层104 ；用物理气相沉 积或化学气相沉积方法在多晶硅层104上形成无定形碳层105，其作用为解决90nm以下工 艺光阻厚度不足的问题；用物理气相沉积或化学气相沉积方法在无定形碳层105上形成腐 蚀阻挡层106，所述腐蚀阻挡层106的材料为氮化硅或氮氧化硅等，用以在刻蚀过程中保护 其下方的膜层不被腐蚀；用旋涂法在腐蚀阻挡层106上形成光刻胶层108，经过曝光显影工 艺，定义出栅极图形。如图2所示，以光刻胶层108为掩膜，沿栅极图形，用干法刻蚀法刻蚀腐蚀阻挡层 106至露出无定形碳层105。接着，采用灰化法去除光刻胶层108。如图3所示，以腐蚀阻挡层106为掩膜，用干法刻蚀法刻蚀无定形碳层105至露出 多晶硅层104。接着，用湿法蚀刻法去除腐蚀阻挡层106，具体为酸蚀法，采用的酸蚀溶液为磷酸。如图4所示，以无定形碳层105为掩膜，刻蚀多晶硅层至露出栅介电层102，形成栅 极 104a。如图5所示，采用湿法刻蚀法去除无定形碳层105。在申请号为200410093459的中国专利申请中，还可以发现更多与上述技术方案 相关的信息，形成栅极结构的方法。随着半导体器件的临界尺寸的不断减小，光刻胶的厚度也不能太厚，而且90nm工 艺以下所用光刻胶比较脆弱，容易在曝光时导致光刻胶两侧比较粗糙，这样粗糙的图形会 在后续刻蚀形成栅极过程中影响栅极的质量，如图6所示，现有制作栅极过程中，由于线条 边缘粗糙度(LER，line edge roughness)的影响以及刻蚀方法的各向异性，使器件的临界 尺寸误差越来越大，进而导致器件性能降低。
发明内容
本发明解决的问题是提供一种栅极及M0S晶体管的制作方法，防止器件的临界尺 寸误差大。为解决上述问题，本发明提供一种栅极的制作方法，包括下列步骤在半导体衬底上依次形成栅介电层、多晶硅层和腐蚀阻挡层；采用T型掩膜方法刻蚀腐蚀阻挡层至露出 多晶硅层，形成倒梯形栅极图形；以腐蚀阻挡层为掩膜，沿倒梯形栅极图形刻蚀多晶硅层至 露出栅介电层，形成栅极。本发明还提供一种M0S晶体管的制作方法，包括在半导体衬底上依次形成栅介 电层、多晶硅层和腐蚀阻挡层；采用T型掩膜方法刻蚀腐蚀阻挡层至露出多晶硅层，形成倒 梯形栅极图形；以腐蚀阻挡层为掩膜，沿倒梯形栅极图形刻蚀多晶硅层至露出栅介电层，形 成栅极；去除腐蚀阻挡层后，依次在栅极两侧的半导体衬底中形成源漏极延伸区，在栅极两 侧形成侧墙，在栅极两侧的半导体衬底中形成源极/漏极。与现有技术相比，本发明具有以下优点采用T型掩膜方法，刻蚀腐蚀阻挡层，形 成倒梯形栅极图形；然后再沿倒梯形栅极图形刻蚀多晶硅层，形成栅极。这种T型掩膜会降 低或完全消除光刻胶两侧粗糙度的传递，使边缘的粗糙度中止于T型掩膜的顶部(即倒梯 形栅形图形的顶部)，减小栅极临界尺寸的误差，提高栅极的质量。
图1至图5是现有工艺制作栅极的示意图；
图6是现有工艺制作的栅极过程中线条边缘的效果图；图7是本发明制作栅极的具体实施方式
流程图；图8是本发明制作M0S晶体管的具体实施方式
流程图；图9至图15是本发明制作M0S晶体管的实施例示意图。
具体实施例方式图7是本发明制作栅极的具体实施方式
流程图。如图7所示，执行步骤S101，在半 导体衬底上依次形成栅介电层、多晶硅层和腐蚀阻挡层；所述腐蚀阻挡层的材料可以是氮化硅或氮氧化硅等，形成方法可以是物理气相沉 积法或化学气相沉积法。另一个实施方式，在形成多晶硅层后，用化学气相沉积法在多晶硅层上形成氧化 硅层，其作用为减轻后续光刻胶边缘粗糙度的传递；然后再于氧化硅层上形成腐蚀阻挡层。还有一个实施方式，在形成多晶硅层后，用化学气相沉积法在多晶硅层上形成无 定形碳层，其作用为克服后续光刻胶厚度的不足；然后，用化学气相沉积法于无定形碳层上 形成氧化硅层，其作用为减轻后续光刻胶边缘粗糙度的传递；接着，再于氧化硅层上形成腐 蚀阻挡层。还有一个实施方式为在形成多晶硅层后，用化学气相沉积法在多晶硅层上形成无 定形碳层，其作用为克服后续光刻胶厚度的不足；然后再于无定形碳层上形成腐蚀阻挡层。执行步骤S102，采用T型掩膜方法刻蚀腐蚀阻挡层至露出多晶硅层，形成倒梯形 栅极图形；另一实施方式，如果在多晶硅层与腐蚀阻挡层之间形成有氧化硅层；应先采用T 型掩膜方法刻蚀腐蚀阻挡层至露出氧化硅层，形成倒梯形栅极图形；然后以腐蚀阻挡层为 掩膜，刻蚀氧化硅层至露出多晶硅层。另一实施方式，如果在多晶硅层与腐蚀阻挡层之间依次形成有无定形碳层和氧化硅层；应先采用T型掩膜方法刻蚀腐蚀阻挡层至露出氧化硅层，形成倒梯形栅 极图形；然后 以腐蚀阻挡层为掩膜，刻蚀氧化硅层和无定形碳层至露出多晶硅层。另一实施方式，如果在多晶硅层与腐蚀阻挡层之间形成有无定形碳层；应先采用 T型掩膜方法刻蚀腐蚀阻挡层至露出无定形碳层，形成倒梯形栅极图形；然后以腐蚀阻挡 层为掩膜，刻蚀无定形碳层至露出多晶硅层。执行步骤S103，以腐蚀阻挡层为掩膜，沿倒梯形栅极图形刻蚀多晶硅层至露出栅 介电层，形成栅极。图8是本发明制作M0S晶体管的具体实施方式
流程图。如图8所示，执行步骤 S201，在半导体衬底上依次形成栅介电层、多晶硅层和腐蚀阻挡层；执行步骤S202，采用T 型掩膜方法刻蚀腐蚀阻挡层至露出多晶硅层，形成倒梯形栅极图形；执行步骤S203，以腐 蚀阻挡层为掩膜，沿倒梯形栅极图形刻蚀多晶硅层至露出栅介电层，形成栅极；执行步骤 S204，去除腐蚀阻挡层后，依次在栅极两侧的半导体衬底中形成源漏极延伸区，在栅极两侧 形成侧墙，在栅极两侧的半导体衬底中形成源极/漏极。本发明采用T型掩膜方法，刻蚀腐蚀阻挡层，形成倒梯形栅极图形；然后再沿倒梯 形栅极图形刻蚀多晶硅层，形成栅极。这种T型掩膜会降低或完全消除光刻胶两侧粗糙度 的传递，使边缘的粗糙度中止于T型掩膜的顶部(即倒梯形栅形图形的顶部)，减小栅极临 界尺寸的误差，提高栅极的质量。下面结合附图对本发明的具体实施方式
做详细的说明。如图9所示，提供半导体衬底200，所述半导体衬底200内形成有隔离区(未图示) 及位于隔离区之间的有源区；在半导体衬底200上形成栅介电层202，所述栅介电层202的 材料可以是氧化硅或氧化硅_氮化硅_氧化硅，形成栅介电层202的方法为热氧化法或化 学气相沉积法；用化学气相沉积法在栅介电层202上沉积多晶硅层204 ；用物理气相沉积或 化学气相沉积方法在多晶硅层204上形成无定形碳层205，所述无定形碳层205的厚度为 500埃 1500埃，其作用为克服后续光刻胶厚度的不足；用化学气相沉积法在无定形碳层 205上形成氧化硅层206，氧化硅层206的厚度为200埃 2500埃，作用为减轻后续光刻胶 边缘粗糙度的传递；用物理气相沉积或化学气相沉积方法在氧化硅层206上形成腐蚀阻挡 层207，所述腐蚀阻挡层207的材料为氮化硅或氮氧化硅等，用以在刻蚀过程中保护其下方 的膜层不被腐蚀；用旋涂法在腐蚀阻挡层206上形成光刻胶层208，经过曝光显影工艺，在 光刻胶层208上定义栅极图形。如图10所示，以光刻胶层208为掩膜，采用T型掩膜方法，沿栅极图形刻蚀腐蚀 阻挡层207至露出氧化硅层206，形成倒梯形栅极图形。所述刻蚀方法为干法刻蚀方法， 采用的气体为四氟化碳、氩气和氧气的混合气体，其中四氟化碳、氩气和氧气的流量比为 1:3: 2，通入气体的时间为10秒 30秒。如图11所示，用灰化法去除光刻胶层208，然后再用湿法刻蚀法去除残留的光刻 胶层208。以腐蚀阻挡层207为掩膜，沿倒梯形栅极图形刻蚀氧化硅层206和无定形碳层 205至露出多晶硅层204，刻蚀后的氧化硅层206和无定形碳层205的尺寸与倒梯形栅极图 形的短边长一致。本实施例中，所述刻蚀方法为干法刻蚀方法，采用的气体为四氟化碳、氩气和氧气 的混合气体，其中四氟化碳、氩气和氧气的流量比为1 3 2，通入气体的时间为10秒 30秒。如图12所示，用干法刻蚀方法去除腐蚀阻挡层207和氧化硅层206。继续参考图12，以无定形碳层205为掩膜，用干法刻蚀法刻蚀多晶硅层至露出栅 介电层202，形成栅极204a。本实施例中，干法刻蚀多晶硅层所采用的气体为氯气和氧气组合；所述氯气与氧 气的流量比为1 4，通入气体时间为5s 15s。如图13所示，用干法刻蚀法去除无定形碳层205，去除过程中所采用的气体是02 和N2H2，02和队吐的比例1 2。继续参考图13，以栅极204a为掩膜，在栅极204a两侧的半导体衬底200内进行离 子注入，形成源/漏极延伸区210。然后，进行退火工艺，使注入的离子扩散均勻。本实施例中，在形成PM0S晶体管区域，向半导体衬底200内注入的是p型离子，所 述P型离子可以是硼离子；所述P型离子注入能量值的范围为500eV lkeV，p型离子注入 剂量范围为3E14cnT2 7E14cnT2。本实施例中，在形成NM0S晶体管区域，向半导体衬底200内注入的是n型离子，所 述n型离子可以是磷离子或砷离子；所述n型离子注入能量值的范围为IkeV 3keV，n型 离子注入剂量范围为5E14 lE15cnT2。所述退火工艺可以退火采用快速热退火、脉冲退火或者激光退火。退火的温度范 围为1000°C 1070°C，时间为1秒 30秒。本实施例中，在形成源/漏极延伸区210后，还可以继续以栅极204a为掩模，在栅 极204a两侧的半导体衬底200内进行袋形注入(Pocket implant)的工艺步骤。参照附图14，在栅极204a两侧形成侧墙212，所述侧墙的材料可以为氧化硅、氮化 硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙为氧 化硅_氮化硅_氧化硅共同组成，具体工艺为在半导体衬底200上以及栅极204a上用化学 气相沉积法或物理气相沉积法依次形成第一氧化硅层、氮化硅层以及第二氧化硅层；然后， 采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至 露出半导体衬底200及栅极204a表面，形成侧墙212。如图15所示，以栅极204a及侧墙212为掩模，在栅极204a两侧的半导体衬底200 中进行离子注入，形成源/漏极214。最后，进行退火处理，使注入的离子扩散均勻。本实施例中，在形成PM0S晶体管区域，向半导体衬底200中注入的是p型离子， 如硼离子等，所述离子注入能量值的范围为500eV 700eV ；所述离子注入剂量值的范围为 5E14cnT2 7E14cnT20本实施例中，在形成NM0S晶体管区域，向半导体衬底200中注入的是n型离子，如 磷离子或砷离子等，所述离子注入能量值的范围为IkeV 3keV ；所述离子注入剂量值的范 围为 5E14cnT2 lE15cnT2。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。
权利要求
一种栅极的制作方法，其特征在于，包括下列步骤在半导体衬底上依次形成栅介电层、多晶硅层和腐蚀阻挡层；采用T型掩膜方法刻蚀腐蚀阻挡层，露出多晶硅层，形成倒梯形栅极图形；以腐蚀阻挡层为掩膜，沿倒梯形栅极图形刻蚀多晶硅层至露出栅介电层，形成栅极。
2.根据权利要求1所述栅极的制作方法，其特征在于，所述腐蚀阻挡层的材料为氮化 硅或氮氧化硅。
3.根据权利要求2所述栅极的制作方法，其特征在于，形成腐蚀阻挡层的方法为物理 气相沉积或化学气相沉积方法。
4.根据权利要求1所述栅极的制作方法，其特征在于，形成腐蚀阻挡层之前，还包括 在多晶硅层上形成氧化硅层，其中后续通过刻蚀氧化硅层露出多晶硅层。
5.根据权利要求1所述栅极的制作方法，其特征在于，形成腐蚀阻挡层之前，还包括 在多晶硅层上形成无定形碳层，其中后续通过刻蚀无定形碳层露出多晶硅层。
6.根据权利要求1所述栅极的制作方法，其特征在于，形成腐蚀阻挡层之前，还包括 在多晶硅层上形成无定形碳层；在无定形碳层上形成氧化硅层。
7.—种MOS晶体管的制作方法，其特征在于，包括在半导体衬底上依次形成栅介电层、多晶硅层和腐蚀阻挡层；采用T型掩膜方法刻蚀腐蚀阻挡层，露出多晶硅层，形成倒梯形栅极图形；以腐蚀阻挡层为掩膜，沿倒梯形栅极图形刻蚀多晶硅层至露出栅介电层，形成栅极；去除腐蚀阻挡层后，依次在栅极两侧的半导体衬底中形成源漏极延伸区，在栅极两侧 形成侧墙，在栅极两侧的半导体衬底中形成源极/漏极。
8.根据权利要求7所述MOS晶体管的制作方法，其特征在于，所述腐蚀阻挡层的材料为 氮化硅或氮氧化硅。
9.根据权利要求8所述MOS晶体管的制作方法，其特征在于，形成腐蚀阻挡层的方法为 物理气相沉积或化学气相沉积方法。
10.根据权利要求7所述MOS晶体管的制作方法，其特征在于，形成腐蚀阻挡层之前，还 包括在多晶硅层上形成氧化硅层，其中后续通过刻蚀氧化硅层露出多晶硅层。
11.根据权利要求7所述MOS晶体管的制作方法，其特征在于，形成腐蚀阻挡层之前，还 包括在多晶硅层上形成无定形碳层，其中后续通过刻蚀无定形碳层露出多晶硅层。
12.根据权利要求7所述MOS晶体管的制作方法，其特征在于，形成腐蚀阻挡层之前，还 包括在多晶硅层上形成无定形碳层；在无定形碳层上形成氧化硅层。
全文摘要
一种栅极及MOS晶体管的制作方法。其中栅极的制作方法，包括下列步骤在半导体衬底上依次形成栅介电层、多晶硅层和腐蚀阻挡层；采用T型掩膜方法刻蚀腐蚀阻挡层至露出多晶硅层，形成倒梯形栅极图形；以腐蚀阻挡层为掩膜，沿倒梯形栅极图形刻蚀多晶硅层至露出栅介电层，形成栅极。本发明减小了栅极临界尺寸的误差，提高栅极的质量。
文档编号H01L21/28GK101826457SQ20091004689
公开日2010年9月8日 申请日期2009年3月2日 优先权日2009年3月2日
发明者张世谋, 张海洋, 黄怡 申请人:中芯国际集成电路制造(上海)有限公司