专利名称：半导体元器件的干蚀刻方法
技术领域：
本发明涉及半导体元器件的制造技术，尤其是指一种半导体元器件的干蚀刻方法。
背景技术：
近年来，随着半导体元器件制造技术的飞速发展，干蚀刻(Dry Etch)技术已经 被广泛地应用在半导体元器件的制造工艺之中。例如，在半导体元件制造技术中的有效 区域(AA，Active Area)的光刻工艺中，一般先在硅基底材料上依次形成SiO2(undoped silicon glass)层、黑钻石(BD，Black Diamond)低介电常数(Low-K)绝缘材料层、顶层 (Cap layer)、含 Si 的底部抗反射(Si-BARC，Bottom Anti-Reflective Coating)层和光阻 (PR，Photo Resist)层，然后先对所述I3R层和Si-BARC层进行蚀刻，再对顶层和黑钻石低 介电常数绝缘材料层进行蚀刻。通常情况下，所述对顶层和黑钻石低介电常数绝缘材料层 的蚀刻过程被称之为主蚀刻(ME，Main Etch)过程。在主蚀刻过程后，再通过各种清洗方法 去除(Strip)上述主蚀刻过程中所产生的残留物。但是，在使用上述干蚀刻工艺进行蚀刻时，例如，在45nm制造技术的第一金属连 接层(Ml)干蚀刻工艺中，由于顶层氧化物与各个薄膜层或低介电常数(Low-K)材料之间 的蚀刻速率不同，从而使得在上述干蚀刻工艺中存在顶层收缩(Cap layer Shrinkage)或 弓形轮廓(Bowing Profile)的问题。图1为现有技术中的顶层轮廓的效果示意图。如图 1所示，上述的弓形轮廓将导致有效区域较小，而且难于通过物理气相沉积(PVD)进行隔离 物沉积(BarrierD印ositon)和难于进行电化学电镀(Electrical Chemical Plating)，因 此将对半导体元器件的电学性能带来不利的影响。
发明内容
有鉴于此，本发明的主要目的在于提供一种半导体元器件的干蚀刻方法，从而解 决顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓。为达到上述目的，本发明中的技术方案是这样实现的一种半导体元器件的干蚀刻方法，该方法包括在硅基底材料上依次形成SiO2层、低介电常数绝缘材料层、顶层、含Si的底部抗 反射层和光阻层；对含Si的底部抗反射层和光阻层进行蚀刻后，对顶层和低介电常数绝缘材料层 进行蚀刻，并去除蚀刻过程中产生的残留物；对由于进行所述蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的 同时不对顶层之下的低介电常数材料进行蚀刻；去除对顶层进行蚀刻时所产生的残留物。在对顶层进行氟气处理时，使用高的源功率，所使用的偏转功率为零。在对顶层进行氟气处理时，所使用的源功率为800 1500瓦。
在对顶层进行氟气处理时，所使用的源功率为1000瓦。在对顶层进行氟气处理时，使用一氧化碳或氮气作为稀释气体。当使用一氧化碳作为稀释气体时，所述一氧化碳的流量为300 400标准毫升/分钟。在对顶层进行氟气处理时，使用CF4或CHF3作为蚀刻气体。当使用CF4作为蚀刻气体时，所述CF4的流量为50 80标准毫升/分钟。当使用CF4作为蚀刻气体时，所述CF4的流量为60标准毫升/分钟。当使用一氧化碳作为稀释气体，并使用CF4作为蚀刻气体时，CF4与一氧化碳的流 量的比值小于0.2综上可知，本发明中提供了一种半导体元器件的干蚀刻方法。在所述半导体元器 件的干蚀刻方法中，由于在所述主蚀刻过程之后，进行了上述的氟气处理，从而解决了顶部 收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓，可大大提高半导体元器件的 电学性能。
图1为现有技术中的顶层轮廓的效果示意图。图2为本发明中半导体元器件的干蚀刻方法的流程示意图。图3为使用本发明的氟气处理方法后的顶层轮廓的效果示意图。
具体实施例方式为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体 实施例对本发明再作进一步详细的说明。图2为本发明中半导体元器件的干蚀刻方法的流程示意图。如图2所示，本发明 中所提供的半导体元器件的干蚀刻方法包括如下所述的步骤步骤201，在硅基底材料上依次形成SiO2层、低介电常数(Low-K)绝缘材料层、顶 层、Si-BARC层和PR层。在本步骤中，所述低介电常数绝缘材料层是由具有较低的介电常数K的介质材料 形成的介质层。在常用的半导体制造工艺中，Low-K材料的K值可以约等于3 ；通常情况下， Low-K材料的K值一般都小于或等于2. 8。在本发明的技术方案中，所述的低介电常数绝缘 材料层可以是黑钻石低介电常数绝缘材料层。步骤202，对I3R层和Si-BARC和进行蚀刻后，进行主蚀刻过程。在本步骤中，首先对所述I3R层和Si-BARC层进行蚀刻，然后再对顶层和黑钻石低 介电常数绝缘材料层进行蚀刻。通常情况下，所述对顶层和低介电常数绝缘材料层的蚀刻 过程被称之为主蚀刻(ME，Main Etch)过程。在主蚀刻过程后，再通过各种清洗方法去除 (Strip)上述蚀刻过程中所产生的残留物。在本步骤中，所述对I3R层和Si-BARC和进行蚀 亥IJ，以及进行主蚀刻过程，均可使用本领域中常用的蚀刻技术或方法进行蚀刻，具体的蚀刻 技术或方法在此不再赘述。步骤203，对顶层进行氟气处理(Fluorine gas treatment)。在本步骤中，将对由于进行上述蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀刻。所述氟气处理方法是一种 等离子体蚀刻方法，所述氟气处理方法可以具有以下所述的特点1)所使用的源功率(Source Power)较高，但所使用的偏转功率(BiasPower)为 零，即不使用偏转功率。其中，高的源功率可以使得用于蚀刻的离子浓度比较大，可以提高 对顶层的蚀刻速率；同时，由于偏转功率为0，则等离子体的离子轰击效果较弱，从而使得 可有效得对顶层进行蚀刻，而不会对顶层之下的低介电常数材料进行蚀刻。
在本发明的技术方案中，所使用的源功率可以为800 1500瓦(W)，较佳的，所使 用的源功率为1000W.2)使用一氧化碳(CO)或氮气(N2)作为稀释气体(Dilute gas)。在现有技术中，一般使用氩气(Ar)或氦气(He)作为稀释气体，但在本发明的技术 方案中，将不使用Ar或He，而使用CO或N2作为稀释气体，从而可有效提高顶层对顶层下的 低介电常数材料的选择比(即蚀刻速率的比值)，使得在蚀刻过程中对顶层的蚀刻速率大 于对顶层之下的低介电常数材料的蚀刻速率。较佳的，在本发明的技术方案中，所使用的稀 释气体为C0，所述CO的流量为300 400标准毫升/分钟(sccm)；较佳的，所述CO的流量 为 300sccmo3)使用CF4或CHF3作为蚀刻气体，由于上述蚀刻气体中氟的含量比较高，因此可 有效提高氧化物对低介电常数材料的选择比，即提高顶层对顶层下的低介电常数材料的选 择比。在本发明的技术方案中，所使用的蚀刻气体为CF4，所述CF4的流量为50 SOsccm ； 较佳的，所述CF4的流量为60SCCm。此外，当使用CO作为稀释气体，并使用CF4作为蚀刻气 体时，CF4与CO的流量的比值小于0. 2。在本发明的技术方案中，所述的氟气处理方法可以只具有特点1)，也可以只具有 特点1)和2)或只具有特点1)和3)。步骤204，去除上述对顶层进行蚀刻过程中的残留物。在本发明的技术方案中，可通过本领域中常用的清洗方法或其他的处理方法去除 上述对顶层进行蚀刻过程中的残留物，在此不再赘述。图3为使用本发明的氟气处理方法后的顶层轮廓的效果示意图。如图3所示，在使 用上述氟气处理方法后，顶层收缩(Cap layer shrinkage)和弓形轮廓(Bowing profile) 的问题得到了很大的改善，所形成的顶层具有较好的轮廓。综上可知，在本发明所提供的上述半导体元器件的干蚀刻方法中，由于在所述主 蚀刻过程之后，进行了上述的氟气处理，从而解决了顶部收缩和弓形轮廓的问题，使得所形 成的顶层具有较好的轮廓，可大大提高半导体元器件的电学性能。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。
权利要求
一种半导体元器件的干蚀刻方法，其特征在于，该方法包括在硅基底材料上依次形成SiO2层、低介电常数绝缘材料层、顶层、含Si的底部抗反射层和光阻层；对光阻层和含Si的底部抗反射层进行蚀刻后，对顶层和低介电常数绝缘材料层进行蚀刻，并去除蚀刻过程中产生的残留物；对由于进行所述蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀刻；去除对顶层进行蚀刻时所产生的残留物。
2.根据权利要求1所述的方法，其特征在于在对顶层进行氟气处理时，使用高的源功率，所使用的偏转功率为零。
3.根据权利要求2所述的方法，其特征在于在对顶层进行氟气处理时，所使用的源功率为800 1500瓦。
4.根据权利要求2所述的方法，其特征在于在对顶层进行氟气处理时，所使用的源功率为1000瓦。
5.根据权利要求1所述的方法，其特征在于在对顶层进行氟气处理时，使用一氧化碳或氮气作为稀释气体。
6.根据权利要求5所述的方法，其特征在于当使用一氧化碳作为稀释气体时，所述一氧化碳的流量为300 400标准毫升/分钟。
7.根据权利要求1或5所述的方法，其特征在于 在对顶层进行氟气处理时，使用CF4或CHF3作为蚀刻气体。
8.根据权利要求7所述的方法，其特征在于当使用CF4作为蚀刻气体时，所述CF4的流量为50 80标准毫升/分钟。
9.根据权利要求7所述的方法，其特征在于当使用CF4作为蚀刻气体时，所述CF4的流量为60标准毫升/分钟。
10.根据权利要求7所述的方法，其特征在于当使用一氧化碳作为稀释气体，并使用CF4作为蚀刻气体时，CF4与一氧化碳的流量的 比值小于0. 2。
全文摘要
本发明中公开了一种半导体元器件的干蚀刻方法，该方法包括在硅基底材料上依次形成SiO2层、低介电常数绝缘材料层、顶层、含Si的底部抗反射层和光阻层；对含Si的底部抗反射层和光阻层进行蚀刻后，对顶层和低介电常数绝缘材料层进行蚀刻，并去除蚀刻过程中产生的残留物；对由于进行所述蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀刻；去除对顶层进行蚀刻时所产生的残留物。通过使用上述的半导体元器件的干蚀刻方法，解决了顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓，可大大提高半导体元器件的电学性能。
文档编号H01L21/311GK101826460SQ20091004688
公开日2010年9月8日 申请日期2009年3月2日 优先权日2009年3月2日
发明者王新鹏, 黄怡 申请人:中芯国际集成电路制造(上海)有限公司