专利名称：浅沟道隔离结构的制造方法
技术领域：
本发明涉及半导体元器件的制造技术，尤其是指一种浅沟道隔离结构的制造方法。
背景技术：
随着半导体技术的飞速发展，半导体元器件的特征尺寸(CD)越来越小，半导体衬底的单位面积上有源器件的密度越来越高，各有源器件之间的距离也越来越小，从而使得 各个器件之间的绝缘隔离保护也变得更加重要。其中，浅沟槽隔离(STI，Shallow Trench Isolation)技术是最常用的用于深度亚微粒集成电路(IC)制造的隔离技术，而实际的应 用情况已经证明，在STI技术中，STI结构的顶角形状对于元器件的整体性能有很大的影 响。图1为现有技术中形成浅沟槽隔离结构的示意图。如图1(a)所示，首先在半导体 衬底100上依次分别形成垫氧化层(Pad Oxide) 102、氮化硅层104和光刻胶层106，然后 通过曝光显影工艺，定义浅沟槽图形，并以光刻胶层106为掩膜，用干法刻蚀法刻蚀氮化硅 (SiN)层104、垫氧化层102和半导体衬底100，从而形成浅沟槽108。接着，通过用高密度 等离子体化学气相沉积法(HDPCVD)或高深宽比工艺(HARP)在氮化硅层104上形成绝缘层 110，且所述绝缘层110将所述浅沟槽108填充满，如图1(b)所示。然后，对绝缘层110进 行平坦化处理，例如，采用化学机械抛光工艺(CMP)清除氮化硅层104上的绝缘层110 ；去 除氮化硅层104和垫氧化层102，最终形成STI结构，如图1(c)所示。由于上述STI结构 的两个顶角暴露在外，因此在以后的多次湿法处理中(例如，去除氮化硅层104和垫氧化层 102的工艺一般采用湿法刻蚀工艺)，上述STI结构中的顶角会被腐蚀溶液刻蚀掉一部分， 从而形成凹坑(divot) 112，该凹坑还将使得在上述STI结构上形成的隧道氧化层(Tunnel Oxiede)的厚度在水平方向上的不均勻，如图1(d)所示。上述凹坑将可能引起电流泄露 (Current Leakage)或扭结效应(Kink Effect)，从而对半导体元器件的电学性能造成较大 的不利影响。例如，对于非易失性存储设备来说，即使是非常小的电流泄露也将极大得降低 该非易失性存储设备的数据保持性和循环耐用性。
发明内容
有鉴于此，本发明的主要目的在于提供一种浅沟道隔离结构的制造方法，从而减 小所形成的凹坑对半导体元器件的电学性能的不利影响。为达到上述目的，本发明中的技术方案是这样实现的一种浅沟道隔离结构的制造方法，该方法包括在半导体衬底上依次形成垫氧化层、氮化硅层和光刻胶层，在进行曝光显影工艺 后，以光刻胶层为掩膜对氮化硅层、垫氧化层和半导体衬底进行刻蚀，形成浅沟槽；对氮化硅层进行回蚀；使用现场蒸汽生成工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有源区上形成衬氧化层；向浅沟槽内填充绝缘层，去除氮化硅层和垫氧化层，形成浅沟槽隔离结构。所述对氮化硅层进行回蚀包括使用磷酸溶液对所述氮化硅层进行回蚀。在对氮化硅层进行回蚀时，所述回蚀的宽度为50 200埃。在对氮化硅层进行回蚀时，所述回蚀的宽度为150埃。所述使用现场蒸汽生成工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有源 区上形成衬氧化层包括使用现场蒸汽生成工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有源区上 形成第一衬氧化层；进行清洗后，再使用现场蒸汽生成工艺在第一衬氧化层上形成第二衬 氧化层。所述第一衬氧化层和所述第二衬氧化层的厚度之和为100 200埃。所述第一衬氧化层和所述第二衬氧化层的厚度之和为150埃。所述第一衬氧化层的厚度为50埃；所述第二衬氧化层的厚度为100埃。所述第一衬氧化层的厚度为100埃；所述第二衬氧化层的厚度为50埃。在所述形成浅沟槽隔离结构之后还包括形成一个牺牲氧化层，对所形成的牺牲氧化层进行过蚀刻；形成一层隧道氧化层。综上可知，本发明中提供了一种浅沟道隔离结构的制造方法。在所述浅沟道隔离 结构的制造方法中，由于先对氮化硅层进行了回蚀，使得有源区(AA，Active Area)的两端 暴露在外，因此在后续进行去除氮化硅层和垫氧化层操作时，所形成的凹坑比较浅；同时， 由于通过现场蒸汽生成工艺在STI结构的顶角上形成了衬氧化层，有利于在STI结构上形 成对称的圆形顶角，同时还增加了该圆形顶角上的氧化层的厚度，从而减小了所述凹坑对 半导体元器件的电学性能的不利影响。
图1为现有技术中形成浅沟槽隔离结构的示意图。图2为本发明中浅沟道隔离结构的制造方法的流程示意图。图3为本发明中浅沟道隔离结构的制造方法的示意图。
具体实施例方式为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体 实施例对本发明再作进一步详细的说明。图2为本发明中浅沟道隔离结构的制造方法的流程示意图。如图2所示，本发明 中所提供的浅沟道隔离结构的制造方法包括如下所述的步骤步骤201，在半导体衬底上依次形成垫氧化层、氮化硅层和光刻胶层，在进行曝光 显影工艺后，以光刻胶层为掩膜对氮化硅层、垫氧化层和半导体衬底进行刻蚀，形成浅沟槽。图3为本发明中浅沟道隔离结构的制造方法的示意图。如图3(a)所示，在本步骤 中，将首先在半导体衬底300上依次分别形成垫氧化层302、氮化硅层304和光刻胶层306，其中，所述半导体衬底300可以是硅基底或其它绝缘体材料，所述垫氧化层302的材料为 SiO2,所述氮化硅层304的材料为氮化硅；然后通过曝光显影工艺，定义浅沟槽图形，并以光 刻胶层306为掩膜，用干法刻蚀法刻蚀氮化硅层304、垫氧化层302和半导体衬底300，从而 形成浅沟槽310。在形成浅沟槽310后，如图3(b)所示，可通过灰化处理过程去除光刻胶层 306，然后再用湿法刻蚀法去除残留的光刻胶层306。步骤202，对氮化硅层进行回蚀。如图3(b)所示，在本步骤中，将对氮化硅层304进行回蚀，使得氮化硅层304每侧的宽度增大L，即回蚀的宽度为L。其中，所述的L的取值范围为50 200A，较佳的，L为 150A ；在进行上述回蚀时，可使用磷酸溶液进行回蚀。在进行上述回蚀后，可使得有源区(AA，Active Area)的两端可以暴露在外，以便 于进行后续的操作。步骤203，使用现场蒸汽生成(ISSG，In-Situ Steam Generation)工艺在浅沟槽 内壁以及由于所述回蚀而暴露在外的有源区上形成衬氧化层(LinerOxide)。所述ISSG工艺是一种利用气体在低压环境中燃烧所产生的自由基来进行相关反 应，从而形成所需要的薄膜层的方法。例如，将N2O气体与H2气体同时置于低压高温的快速 热处理反应室(rapid thermal process chamber)中，N2O 与 H2 将产生 Ν(Γ、(Γ、0Γ 等自由 基，上述自由基可与硅基材的硅原子进行反应而形成氮氧化物层(Si02_xNx)，从而可在较短 的时间内形成超薄高密度的薄膜层。如图3(b)所示，在本步骤中，在进行上述回蚀之后，可先使用ISSG工艺在浅沟槽 内壁(即浅沟槽310的底部和侧壁)以及由于上述回蚀而暴露在外的AA上形成第一衬氧 化层308 ；进行清洗后，再使用ISSG工艺在第一衬氧化层308上形成第二衬氧化层309。所 述第一衬氧化层308和第二的衬氧化层309的厚度分别为M1和M2,且所述M1和M2的数值 可根据实际应用情况进行设定。在本发明的技术方案中，所述M1与礼的和为100 200A ； 所述M1和礼的取值范围可以为50 100A ；较佳的，所述M1与M2的和为150A，例如，所述 M1为50A,所述M2为100A ；或者，所述M1为100A,所述M2为50A。在本发明的技术方案中，也可以通过一次ISSG工艺形成厚度为(MfM2)的衬氧化 层。但是，由于在实际的试验测试过程中，通过一次ISSG工艺所形成的一层衬氧化层的厚 度很难达到150A，且一次形成过厚的衬氧化层也会带来一些其它的不利影响，例如，一次形 成的衬氧化层所形成的AA区域的转角形状比通过两层衬氧化层所形成的AA区域的转角形 状差，所以，在本申请的技术方案中，将通过ISSG工艺分别形成上述的两层厚度分别为M1 和礼的衬氧化层。步骤204，向浅沟槽内填充绝缘层，去除氮化硅层和垫氧化层，形成浅沟槽隔离结 构。如图3 (c)所示，在本步骤中，将通过用HDPCVD或HARP在氮化硅层304上形成绝 缘层312，且绝缘层312将所述浅沟槽310填充满，所述绝缘层312的材料为二氧化硅。此外，在本步骤中，如图3(d)所示，还将对绝缘层312进行平坦化处理，例如，采用 CMP工艺清除氮化硅层304上的绝缘层312 ；去除氮化硅层304和垫氧化层302，从而形成 所需的浅沟槽隔离结构。 在本发明的技术方案中，还可在去除垫氧化层302之后，再形成一个厚度为N1埃的牺牲氧化层(SAC Oxide)(图3中未示出)，用于在后续的离子注入过程中保护AA表面和防止离子的隧穿效应。所述N1的数值可以根据实际情况进行设定，较佳的，所述N1 = 50 ； 然后对所形成的牺牲氧化层进行过蚀刻，以确保所述牺牲氧化层被完全去除。所述过蚀刻， 即除了去除牺牲氧化物外，还需再往下蚀刻一定的厚度N2埃。在本发明的技术方案中，所 述队的数值可根据应用情况进行设定，较佳的，所述N2 = NflO ；最后，再形成一层厚度为N3 埃的隧道氧化层(Tunnel Oxiede)(图3中未示出)，从而形成所需的浅沟槽隔离结构。其 中，所述N3的数值可根据应用情况进行设定，较佳的，所述N3 = 90。从图3(d)中以及实际的试验数据中可以看出，在所形成的浅沟槽隔离结构中，所 形成的凹坑(divot)314的深度比较浅，所以后续所形成的隧道氧化层的厚度也将比较均 勻(图3中未示出)。在上述的浅沟道隔离结构的制造方法中，由于先对氮化硅层进行了回蚀，使得AA 的两端暴露在外，因此在后续进行去除氮化硅层和垫氧化层操作时，所形成的凹坑比较浅； 同时，由于通过ISSG工艺在STI结构的顶角上形成了衬氧化层，有利于在STI结构上形成 对称的圆形顶角，同时还增加了该圆形顶角上的氧化层的厚度；此外，还可使得后续所形成 的隧道氧化层的厚度也比较均勻，从而使得半导体元器件的性能可得到较大的提高。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。
权利要求
一种浅沟道隔离结构的制造方法，其特征在于，该方法包括在半导体衬底上依次形成垫氧化层、氮化硅层和光刻胶层，在进行曝光显影工艺后，以光刻胶层为掩膜对氮化硅层、垫氧化层和半导体衬底进行刻蚀，形成浅沟槽；对氮化硅层进行回蚀；使用现场蒸汽生成工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有源区上形成衬氧化层；向浅沟槽内填充绝缘层，去除氮化硅层和垫氧化层，形成浅沟槽隔离结构。
2.根据权利要求1所述的方法，其特征在于，所述对氮化硅层进行回蚀包括 使用磷酸溶液对所述氮化硅层进行回蚀。
3.根据权利要求1所述的方法，其特征在于在对氮化硅层进行回蚀时，所述回蚀的宽度为50 200埃。
4.根据权利要求1或3所述的方法，其特征在于 在对氮化硅层进行回蚀时，所述回蚀的宽度为150埃。
5.根据权利要求1所述的方法，其特征在于，所述使用现场蒸汽生成工艺在浅沟槽内 壁以及由于所述回蚀而暴露在外的有源区上形成衬氧化层包括使用现场蒸汽生成工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有源区上形成 第一衬氧化层；进行清洗后，再使用现场蒸汽生成工艺在第一衬氧化层上形成第二衬氧化层。
6.根据权利要求5所述的方法，其特征在于所述第一衬氧化层和所述第二衬氧化层的厚度之和为100 200埃。
7.根据权利要求6所述的方法，其特征在于所述第一衬氧化层和所述第二衬氧化层的厚度之和为150埃。
8.根据权利要求5所述的方法，其特征在于所述第一衬氧化层的厚度为50埃；所述第二衬氧化层的厚度为100埃。
9.根据权利要求5所述的方法，其特征在于所述第一衬氧化层的厚度为100埃；所述第二衬氧化层的厚度为50埃。
10.根据权利要求5所述的方法，其特征在于，在所述形成浅沟槽隔离结构之后还包括形成一个牺牲氧化层，对所形成的牺牲氧化层进行过蚀刻；形成一层隧道氧化层。
全文摘要
本发明中公开了一种浅沟道隔离结构的制造方法，该方法包括在半导体衬底上依次形成垫氧化层、氮化硅层和光刻胶层，在进行曝光显影工艺后，以光刻胶层为掩膜对氮化硅层、垫氧化层和半导体衬底进行刻蚀，形成浅沟槽；对氮化硅层进行回蚀；使用现场蒸汽生成工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有源区上形成衬氧化层；向浅沟槽内填充绝缘层，去除氮化硅层和垫氧化层，形成浅沟槽隔离结构。通过使用上述的方法，有利于在STI结构上形成对称的圆形顶角，同时还增加了该圆形顶角上的氧化层的厚度，从而减小了所述凹坑对半导体元器件的电学性能的不利影响。
文档编号H01L21/762GK101826484SQ200910046888
公开日2010年9月8日 申请日期2009年3月2日 优先权日2009年3月2日
发明者吴佳特, 庞军玲, 李绍彬, 胡建强 申请人:中芯国际集成电路制造(上海)有限公司