专利名称：形成交替的p型和n型单晶硅结构的方法
技术领域：
本发明涉及一种半导体集成电路制造工艺，特别是涉及一种形成交替的P型和N 型单晶硅结构的方法。
背景技术：
请参阅图1，这是平面型超级结MOS管(super junction M0SFET)单元结构示意 图。在N型重掺杂硅衬底11上具有一层N型外延层12，外延层12上具有一个沟槽，该沟 槽底部延伸到硅衬底11。沟槽的侧壁为P型层13，即在围绕且紧邻沟槽侧壁的N型外延层 12上所形成的P型掺杂硅区域。沟槽内紧邻沟槽侧壁和底部具有二氧化硅层141，再往内 填充有填充物142，填充物142可以是不掺杂的无定型硅、不掺杂的多晶硅、二氧化硅、氮化 硅、氧化氮化硅(SiOxNy)或其任意结合。P型层13上部(靠近外延层12表面)有P型重 掺杂区18，再向外两侧有N型重掺杂区19作为源极，再向外两侧为P阱17。外延层12之 上有栅氧化层15以及其上的多晶硅栅极16，栅氧化层15在上下位置上紧接源极19。栅极 16、部分源极19、沟槽填充物14之上有第一层层间介质(ILD-I)层21。层间介质21、部分 源极19、P型重掺杂区18之上有源极金属电极层22。上述超级结MOS管采用新的耐压层结构，即利用N型外延层12和紧邻的P型层13 形成交替排列的P型和N型单晶硅结构。这种新的耐压层结构具有如下特性在截止状态 下，外加电压使器件内部既有横向电场也有纵向电场，如果击穿发生前，P型和N型单晶硅 中的载流子都被耗尽，实现空穴和电子相互补偿，那么器件的击穿电压就只依赖于N型外 延层12的厚度，而与N型外延层12的掺杂浓度无关，从而可以利用高掺杂浓度的N型外延 层12，在获得低导通电阻的同时，实现超级结MOS管的高击穿电压，打破传统功率MOS管的 理论极限。上述交替的P型和N型单晶硅结构的制作方法目前有多种。第一种是利用多次光 刻、外延成长和离子注入来制备，这种方法不仅工艺复杂、实现难度大、而且成本很高。第二 种是先在N型外延层上刻蚀沟槽，再在沟槽中淀积P型多晶硅，这种方法中淀积P型多晶硅 在工艺上难以得到需要的浓度，而且P型多晶硅在反向电压下存在漏电大的问题。第三种 是先在N型外延层上刻蚀沟槽，再在沟槽侧壁和/或底部以倾斜角度进行P型杂质的离子 注入，这种方法的稳定性和重复性差不能用入批量生产。第四种是先在N型外延层上刻蚀 沟槽，再在沟槽中进行P型外延生长(淀积单晶硅)，然后进行化学机械研磨(CMP)，这是目 前通常的做法，这种方法对于沟槽深度在40 50 μ m或更深的情况，存在工艺时间长、成本 相对高而且难以得到无缝填充的缺点，并且由于外延成长在沟槽中，其缺陷控制也很困难。
发明内容
本发明所要解决的技术问题是提供一种形成交替的P型和N型单晶硅结构的方法。为解决上述技术问题，本发明形成交替的P型和N型单晶硅结构的方法包括如下步骤第1步，在N型重掺杂硅衬底上具有一层N型外延层，其上热氧化生长或淀积有一 层二氧化硅，其上再淀积有一层介质层；第2步，在硅片上已刻蚀一沟槽，穿过介质层、二氧化硅层、部分或全部外延层，沟 槽底部位于外延层或硅衬底；第3步，在沟槽中淀积一层高掺杂浓度的P型单晶硅或P型多晶硅；第4步，采用扩散工艺将P型单晶硅或P型多晶硅中的P型杂质扩散到沟槽的侧 壁和底部，使沟槽的侧壁和/或底部由原来的N型单晶硅变为P型单晶硅从而形成一 P型 层；第5步，去除硅片表面的介质层；第6步，采用干法刻蚀工艺反刻硅片表面的二氧化硅直至刻蚀到外延层；第7步，在硅片表面淀积一层不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或 其任意结合；第8步，去除外延层之上的不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其
任意结合。作为本发明的进一步改进，所述方法第1步、第2步、第5步、第7步、第8步中，所 述介质为氮化硅、氧化硅、氧化氮化硅或三者的任意结合。所述方法第3步中，所淀积的单晶硅或多晶硅中，杂质浓度为5 X IO15 1 X IO17原 子每立方厘米，淀积厚度为0. 5 2 μ m。所述方法第4步中，所述P型单晶硅或P型多晶硅也在高温扩散过程中变为二氧 化硅；或者所述方法第4步中，在高温扩散工艺之后增加氧化工艺将所述P型单晶硅或 P型多晶硅氧化为二氧化硅。所述方法的第5步和第6步还可以改为第5’步，采用干法刻蚀工艺反刻硅片表面的二氧化硅和沟槽上部的二氧化硅直到 沟槽上部凸出的二氧化硅膜被刻掉为止；第6’步，去除硅片表面的介质层和氧化硅层。所述方法第7步中，所淀积的不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或 其三者的任意结合填充所述沟槽，并且所述沟槽中不存在封闭的空洞。本发明所述方法降低了传统的P型外延方法对外延或淀积工艺的工艺要求，还可 以得到无缝的沟槽填充效果，从而提高采用此种工艺的半导体器件的可靠性。
图1是超级结MOS管的单元结构示意图；图2a 图2h是本发明各步骤的硅片剖面示意图。图中附图标记说明11为N型重掺杂硅衬底；12为N型外延层；13为P型层；141为二氧化硅；142为 沟槽填充物；15为栅氧化层；16为多晶硅栅极；17为P阱；18为P型重掺杂区；19为N型 掺杂区(源极)；21为层间介质；22为源极金属电极；23为接触孔；31为氧化硅；32为介质层；33为沟槽；34为P型单晶硅或P型多晶硅；35为二氧化硅；36为沟槽填充物。
具体实施例方式本发明所述交替的P型和N型单晶硅结构包括两种情况，第一种是在N型外延层 和/或硅衬底上形成P型层，所述P型层是指由P型单晶硅或P型多晶硅在沟槽的侧壁和 /或底部经扩散形成的P型单晶硅；第二种是在P型外延层和/或硅衬底上形成N型层，所 述N型层是指由N型单晶硅或N型多晶硅在沟槽的侧壁和/或底部经扩散形成的N型单晶 硅。下面仅以第一种情况为例详细说明，第二种情况可以完全比照第一种情况实施。本发明形成交替的P型和N型单晶硅结构的方法包括如下步骤第1步，请参阅图2a，在N型重掺杂硅衬底11上具有一层N型外延层12，在外延 层12上热氧化生长或淀积一层二氧化硅31，在氧化硅层31上再淀积一层介质层32。氧化 硅层31作为介质层32的缓冲层，氧化硅层31的厚度可以是150 300 A。介质层32可以 是氮化硅、氧化硅、氧化氮化硅或三者的任意结合等，厚度为1000 3000八。第2步，请参阅图2b，在硅片上已刻蚀出沟槽33。一般600V的平面型超级结MOS 管器件外延厚度为40 50 μ m,沟槽33的深度可以是40 50 μ m (穿透外延层22，沟槽33 底部位于硅衬底11，如图2b所示)；也可以是20-30 μ m (停留在外延层22中，沟槽33底部 位于外延层22，未图示)。沟槽33的宽度可以是1. 5 5 μ m，根据器件的具体设计而定。 在刻蚀沟槽33时可以利用光刻胶或者介质层32作为掩膜层。上述第1 2步是在硅片上刻蚀出沟槽，这两步可以认为是本发明的预备步骤。第3步，请参阅图2c，在沟槽33中淀积一层高掺杂浓度的P型单晶硅34(即外 延)，或者在沟槽33中淀积一层高掺杂浓度的P型多晶硅34。所述P型单晶硅或P型多 晶硅34中的杂质浓度可以是5X IO15 IX IO17原子(或离子)每立方厘米，淀积厚度为 0. 5 2 μ m。第4步，请参阅图2d，采用扩散工艺将P型单晶硅或P型多晶硅34中的P型杂质 扩散到沟槽33的侧壁和底部，这里需要区分两种情况。第一种情况，当沟槽33穿透了外延 层22，本步操作使沟槽33的侧壁由原来的N型单晶硅(外延层12)变为P型单晶硅(P型 层)，但是沟槽33的底部仍然为N型硅衬底11。这是由于N型硅衬底11的掺杂浓度通常 为IO19原子每立方厘米的数量级，IO15 IO17原子每立方厘米的P型杂质扩散对硅衬底11 的N型掺杂浓度几乎没有影响。此时的P型层仅存在于沟槽33的侧壁，如图2d所示。第 二种情况，当沟槽33停留在外延层22中，本步操作使沟槽33的侧壁和底部都由原来的N 型单晶硅(外延层12)变为P型单晶硅(P型层)。此时的P型层同时存在于沟槽33的侧 壁和底部(未图示)。本步操作中，P型单晶硅或P型多晶硅34可以同时在高温扩散过程中被氧化成二 氧化硅35。或者，在高温扩散工艺之后采用氧化工艺将P型单晶硅或P型多晶硅34氧化为 二氧化硅35。第5步，请参阅图2e，去除硅片表面的介质层32。例如介质层32为氮化硅时，可 以采用湿法腐蚀工艺、干法刻蚀工艺或两者的结合去除。第6步，请参阅图2f，采用干法刻蚀工艺反刻(回刻)二氧化硅31和凸出于硅片 表面之上的二氧化硅35，直至刻蚀到外延层12的上表面时停止刻蚀。这一步例如可以采用高密度等离子体刻蚀工艺。这一步将二氧化硅35在沟槽33开口附近的凸出部位去除，从 而使沟槽33的开口扩大，便于后续对沟槽进行填充。第7步，请参阅图2g，在硅片表面淀积一层不掺杂的无定型硅(Amorphous silicon) 36、不掺杂的多晶硅36、介质36或其任意结合，其中的介质层36可以是二氧化硅、 氮化硅、氧化氮化硅或其任意结合等。这一步如果填充物36为氧化硅，则与二氧化硅35合 为一层，该氧化硅的淀积可以采用化学气相淀积(CVD)、或者高密度等离子体化学气相淀积 (HDPCVD)以提高填充能力。如果填充物36为不掺杂的无定型硅或不掺杂的多晶硅，则在 淀积之前先以氧化工艺或淀积工艺在硅片表面形成一层100 500人厚度的氧化层(未图 示)。由于本步骤之前具有一次反刻，因此本步中填充物36可以将沟槽33无缝填充(即沟 槽33内部不存在封闭的空洞)。填充物36的厚度根据第6步完成后沟槽33的开口处的宽 度而定，通常淀积厚度为第6步完成后沟槽33的开口处的宽度的0. 5 0. 8倍。第8步，请参阅图2h，去除外延层12之上的淀积物36 (即沟槽填充物36)。这一 步可以采用化学机械研磨工艺、干法刻蚀工艺反刻或者两者的结合实现。上述方法中，第5步和第6步可以改为第5’步，采用干法刻蚀工艺反刻(回刻)沟槽33上部的二氧化硅35，至少将二氧 化硅35在沟槽33开口附近的凸出部位刻蚀掉为止，理想情况下可以将二氧化硅35刻蚀到 抵达外延层12的上表面。这一步可以使沟槽33的开口扩大，便于后续对沟槽进行填充。第6’步，去除硅片表面的介质层32和二氧化硅31直至到达外延层12的上表面。 如果第5’步反刻的二氧化硅35还在外延层12的上表面之上，这一步也同时将外延层12 之上的二氧化硅35去除。这一步可以采用湿法腐蚀工艺、干法刻蚀工艺、化学机械研磨工 艺或其任意结合。上述第5’步、第6’步中，如果介质层32的材料就是二氧化硅，那么第5’步和第 6’步可以合并，统一采用干法刻蚀反刻、湿法腐蚀、化学机械研磨或其结合的工艺去除介质 层32、二氧化硅31和二氧化硅35直至到达外延层12的上表面。本发明形成交替的P型和N型单晶硅结构的方法，其第3 4步先在沟槽中填充高 浓度的P型硅，再将P型杂质扩散到沟槽的侧壁和/或底部，最后将所填充的P型硅氧化； 这样就降低了传统的P型外延方法对外延或淀积工艺的工艺要求。其第5 7步先采用反 刻工艺去除沟槽上部侧壁的氧化硅，再往沟槽中进行填充；这样可以得到无缝的沟槽填充 效果，从而提高采用此种工艺的半导体器件的可靠性。上述方法仅介绍了“在N型外延层和/或硅衬底上形成P型层”，如果想要“在P型 外延层和/或硅衬底上形成N型层”，可以比照上述方法，只需将上述方法各步骤中的“P” 和“N”互换即可。同样的，“在P型外延层和/或硅衬底上形成N型层”也有区分第a种情况，交替的P型和N型单晶硅结构是在P型硅外延层上形成的N型层，所 述N型层是指由N型单晶硅所构成的一沟槽的侧壁和底部；此时在第2步中，所述沟槽穿过介质层、二氧化硅层和部分外延层，沟槽底部位于 外延层；在第4步中，采用扩散工艺将N型单晶硅或N型多晶硅中的N型杂质扩散到沟槽的 侧壁和底部，使沟槽的侧壁和底部由原来的P型单晶硅变为N型单晶硅从而形成一 N型层。第b种情况，交替的P型和N型单晶硅结构是在P型硅外延层和硅衬底上形成的N型层，所述N型层是指由N型单晶硅所构成的一沟槽的侧壁；此时在第2步中，所述沟槽穿过介质层、二氧化硅层和全部外延层，沟槽底部位于 硅衬底；在第4步中，采用扩散工艺将N型单晶硅或N型多晶硅中的N型杂质扩散到沟槽的 侧壁和底部，使沟槽的侧壁由原来的P型单晶硅变为N型单晶硅从而形成一 N型层。采用本发明所述方法，并结合成熟的VDMOS(垂直导电双扩散型MOS管)加工工 艺，可以制作如图1所示的平面型超级结MOS管。下面仅以600伏平面型超级结MOS管 (VDMOS)为例进行说明，请参阅图1。在高掺杂(电阻率为0. 001 0. 002ohm'cm)的N型硅衬底11上具有一层40 50 μ m厚的高掺杂(电阻率为1 3ohm*cm)N型外延层12。这是预备状态，其后依次包括 淀积二氧化硅作为保护环(厚度为6000 ΙΟΟΟΟΑ，未图示)；对保护环进行离子注入；本发 明所述第1步 第8步(在进行第7步时，同时对保护环离子注入的杂质进行扩散推阱)； 形成栅氧化层15 (厚度为800 1000 A )；淀积多晶硅(通常厚度为2000 4000 A )；刻 蚀出多晶硅栅极16 ；离子注入形成P阱17和P型重掺杂区18 ；离子注入形成N型重掺杂 区19 ；淀积层间介质层21 (厚度为8000 10000人)；刻蚀接触孔23 ；淀积源极金属电极 层22 (厚度为20000 40000人)；背面减薄和背面金属化(未图示)等。将上述方法和图1中的N与P符号交换，即可得到PMOS的制作工艺。并且，本发 明所述方法既可以适用于图1所示的平面型器件，也可以适用于垂直型器件(未图示)。以上实施例所述工艺、步骤、数值仅为示意，在不违反本发明原理、精神与思想的 前提下所作的任何变化与修饰，均应视作本发明的保护范围之内。
权利要求
一种形成交替的P型和N型单晶硅结构的方法，其特征是，所述交替的P型和N型单晶硅结构是在N型硅外延层和/或N型重掺杂硅衬底上形成的P型层，所述P型层是指由P型单晶硅所构成的一沟槽的侧壁和/或底部；所述方法包括如下步骤第1步，在N型重掺杂硅衬底上具有一层N型外延层，其上热氧化生长或淀积有一层二氧化硅，其上再淀积有一层介质层；第2步，在硅片上已刻蚀一沟槽，穿过介质层、二氧化硅层、部分或全部外延层，沟槽底部位于外延层或硅衬底；第3步，在沟槽中淀积一层高掺杂浓度的P型单晶硅或P型多晶硅；第4步，采用扩散工艺将P型单晶硅或P型多晶硅中的P型杂质扩散到沟槽的侧壁和底部，使沟槽的侧壁和/或底部由原来的N型单晶硅变为P型单晶硅从而形成一P型层；第5步，去除硅片表面的介质层；第6步，采用干法刻蚀工艺反刻硅片表面的二氧化硅直至刻蚀到外延层；第7步，在硅片表面淀积一层不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其三者的任意结合；第8步，去除外延层之上的不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其三者的任意结合。
2.根据权利要求1所述的形成交替的P型和N型单晶硅结构的方法，其特征是，所述交 替的P型和N型单晶硅结构是在N型硅外延层上形成的P型层，所述P型层是指由P型单 晶硅所构成的一沟槽的侧壁和底部；所述方法第2步中，所述沟槽穿过介质层、二氧化硅层和部分外延层，沟槽底部位于外 延层；所述方法第4步中，采用扩散工艺将P型单晶硅或P型多晶硅中的P型杂质扩散到沟 槽的侧壁和底部，使沟槽的侧壁和底部由原来的N型单晶硅变为P型单晶硅从而形成一 P型层。
3.根据权利要求1所述的形成交替的P型和N型单晶硅结构的方法，其特征是，所述交 替的P型和N型单晶硅结构是在N型硅外延层和硅衬底上形成的P型层，所述P型层是指 由P型单晶硅所构成的一沟槽的侧壁；所述方法第2步中，所述沟槽穿过介质层、二氧化硅层和全部外延层，沟槽底部位于硅 衬底；所述方法第4步中，采用扩散工艺将P型单晶硅或P型多晶硅中的P型杂质扩散到沟 槽的侧壁和底部，使沟槽的侧壁由原来的N型单晶硅变为P型单晶硅从而形成一 P型层。
4.根据权利要求1所述的形成交替的P型和N型单晶硅结构的方法，其特征是，所述方 法第1步、第2步、第5步、第7步、第8步中，所述介质为氮化硅、氧化硅、氧化氮化硅或三 者的任意结合。
5.根据权利要求1所述的形成交替的P型和N型单晶硅结构的方法，其特征是，所述方 法第3步中，所淀积的单晶硅或多晶硅中，杂质浓度为5X IO15 IX IO17原子每立方厘米， 淀积厚度为0. 5 2 μ m。
6.根据权利要求1所述的形成交替的P型和N型单晶硅结构的方法，其特征是，所述方法第4步中，所述P型单晶硅或P型多晶硅也在高温扩散过程中变为二氧化硅；或者所述方法第4步中，在高温扩散工艺之后增加氧化工艺将所述P型单晶硅或P型 多晶硅氧化为二氧化硅。
7.根据权利要求1所述的形成交替的P型和N型单晶硅结构的方法，其特征是，所述方 法的第5步和第6步改为第5’步，采用干法刻蚀工艺反刻沟槽上部的二氧化硅，至少将沟槽上部的二氧化硅的 凸出部位刻蚀掉；第6’步，去除硅片表面的介质层和氧化硅层、和/或沟槽上部的二氧化硅，直至到达外 延层。
8.根据权利要求1所述的形成交替的P型和N型单晶硅结构的方法，其特征是，所述方 法第7步中，所淀积的不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其三者的任意结 合填充所述沟槽，并且所述沟槽中不存在封闭的空洞。
9.根据权利要求1至8中任何一项所述的形成交替的P型和N型单晶硅结构的方法， 其特征是，所述交替的P型和N型单晶硅结构是在P型外延层和/或硅衬底上形成N型层， 所述N型层是指由N型单晶硅所构成的一沟槽的侧壁和/或底部；所述方法的第1 8步中，将字母P和字母N互换。
全文摘要
本发明公开了一种形成交替的P型和N型单晶硅结构的方法，该方法先在沟槽中淀积一层高掺杂浓度的P型单晶硅或P型多晶硅，然后采用扩散工艺将P型杂质扩散到沟槽的侧壁和底部从而在沟槽的侧壁和/或底部形成P型层，最后将所淀积的P型单晶硅或P型多晶硅氧化为为二氧化硅。本发明所述方法降低了传统的P型外延方法对外延或淀积工艺的工艺要求，还可以得到无缝的沟槽填充效果，从而提高采用此种工艺的半导体器件的可靠性。
文档编号H01L21/311GK101887847SQ200910057250
公开日2010年11月17日 申请日期2009年5月13日 优先权日2009年5月13日
发明者肖胜安 申请人:上海华虹Nec电子有限公司