专利名称：发光二极管芯片的制作方法
技术领域：
本发明涉及一种发光二极管(Light Emitting Diode，LED)，特别是涉及一种具有 高发光效率的发光二极管芯片。
背景技术：
发光二极管属于半导体元件，其发光芯片的材料一般可使用III-V族化学元素， 如磷化镓(GaP)、砷化镓(GaAs)、氮化镓(GaN)等化合物半导体。利用对这些化合物半导 体施加电流，通过电子空穴对的结合，可将电能转为光能，以光子的形态释出，达到发光的 效果。由于发光二极管的发光现象是属于泠发光，而非通过加热发光，因此发光二极管的寿 命可长达十万小时以上，且无须暖灯时间(idling time)。此外，发光二极管具有反应速度 快(约为10_9秒)、体积小、用电省、污染低(不舍水银)、可靠度高、适合量产等优点，因此 其所能应用的领域十分广泛，如扫描仪的灯源、液晶屏幕的背光源、户外显示广告牌或是车 用照明设备等等。发光二极管芯片的发光效率，主要决定于发光二极管芯片的内部量子效率 (Internal Quantum Efficiency)及夕卜部量子效率(External Quantum Efficiency)。前者 与电子空穴结合而释放出光子的机率有关，当电子空穴越容易结合，则内部量子效率越高。 后者则和光子不受发光二极管本身的吸收与影响，而成功脱离发光二极管至外界的机率有 关，若越多光子能释放到外界，则外部量子效率越高。公知技术中，发光二极管芯片主要是由数层不同材料的薄膜层(如P、N型半导体 层及发光层)所构成，而光子需要通过层层的薄膜层才能脱离发光二极管，因此外部量子 效率主要取决于各薄膜层之间的形态与折射率。举例而言，当发光二极管芯片中任意两薄 膜层之间的折射率差过大时，则容易造成光子形成全反射而在发光二极管芯片内部反复行 进。如此会使得外部量子效率受到限制，而无法有效提升发光二极管芯片的发光效率。
发明内容
本发明所要解决的技术问题是提供一种发光二极管芯片，具有至少一个微粗化层 (micro-rough layer)的发光二极管芯片，而此发光二极管芯片具有较佳的发光效率。为解决上述技术问题，本发明一种发光二极管芯片的技术方案是，包括基板；半导体层，位于基板上；微粗化层，设置于半导体层内；第一电极，位于半导体层上；以及第二电极，位于半导体层上，其中第一电极与第二电极电绝缘。本发明另提出一种发光二极管芯片，包括基板；半导体层，位于基板上；
第一电极，位于半导体层上；第二电极，位于半导体层上，其中第一电极与第二电极电绝缘；以及微粗化层，设置于半导体层与基板之间，或设置于半导体层的上表面。综上所述，在本发明的发光二极管芯片中，微粗化层可以减少光子发生全反射的 情形，进而提高外部量子效率以使发光二极管芯片具有较佳的发光效率。
下面结合附图和实施例对本发明作进一步详细的说明图1A及图1B分别为依照本发明第一实施例的两个发光二极管芯片的剖面示意 图；图2A及图2B分别本发明第一实施例的两个发光二极管芯片微粗化层的局部剖面 示意图；图3为发光二极管芯片的局部剖面放大示意图；图4A-4E分别为依照本发明的多个发光二极管芯片的剖面示意图；图5A-5C分别为依照本发明的多个发光二极管芯片的剖面示意图。图6A及图6B分别为依照本发明第二实施例的两个发光二极管芯片的剖面示意 图；图7为公知的及本发明的发光二极管芯片在不同输入电流下的亮度数据图。图中附图标记说明100、100，、100a、100b、100c、100d、100e、100f、100g、100h、200a、200b 为发光二极
管芯片，110为基板，120为半导体层，122为第一型掺杂半导体层，122a为缓冲层，122b为第 一接触层，122c为第一束缚层，124为发光层，126为第二型掺杂半导体层，126a为第二束缚 层，126b为第二接触层，为130为微粗化层，132为氮化硅层，134为氮化铟镓层，136为氮化 铝铟镓层，138为粗糙接触层，140为第一电极，150为第二电极。
具体实施例方式图1A及图1B分别为依照本发明第一实施例的两个发光二极管芯片的剖面示意 图。请参考图1A及图1B，本实施例的发光二极管芯片100、100’包括基板110、半导体层 120、微粗化层130、第一电极140及第二电极150。半导体层120是位于基板110上，且微 粗化层130是设置于半导体层120内。第一电极140及第二电极150均位于该半导体层 120上，其中第一电极140与第二电极150电绝缘。当由第一电极140与第二电极150输入 正向电流至半导体层120时，半导体层120会产生光子，而微粗化层130可以减少光子发生 全反射的情形。这使得光子较容易成功脱离发光二极管芯片100、100’至外界，进而发光二 极管芯片100、100’可具有较佳的发光效率。承上所述，微粗化层130可以由氮化硅层132所组成，且其表面经过粗化处理。氮 化硅层132的材料包括氮化硅(SiaNb，0 <a,b< 1)，而其较佳的厚度是介于2A-50A之间， 且其较佳的成长温度是介于600°C -1100°C之间。值得注意的是，本发明的微粗化层130不 限定只能由氮化硅层132所组成，以下将以图示配合说明微粗化层130的其它组成方式。图2A及图2B分别为微粗化层的局部剖面示意图。请参考图2A，微粗化层130可以由多层氮化硅层132及多层氮化铟镓层134彼此交互堆叠而形成的短周期(short period) 超晶格(super lattice)结构所组成。氮化硅层132的材料包括氮化硅(SiaNb，0 < a, b < 1)，而氮化铟镓层134的材料包括氮化铟镓(InhGai_hN，0 < h < 1)。此外，每一个氮化硅 层132及每一个氮化铟镓层134的较佳的厚度是介于2A — 20A之间，且其较佳的成长温度 是介于600°C 1100°C之间。值得一提的是，不同氮化硅层132中的氮化硅组成(即前述 分子式中的a、b)不一定相同，且不同氮化铟镓层134中的氮化铟镓组成(即前述分子式中 的h)也不一定相同。另外，微粗化层130整体的较佳厚度以不超过200A为宜。值得一提 的是，在其它实施例中，氮化硅层132也可用氮化镁层或其它类似材料替代。请参考图2B，类似前述，微粗化层130可由多层氮化硅层132及多层氮化铝铟镓 层136彼此交互堆叠而形成的短周期超晶格结构所组成。氮化硅层132的材料包括氮化硅 (SiaNb，0 < a, b < 1)，而氮化铝铟镓层136的材料包括氮化铝铟镓(AlmInnGai_m_nN，0 < m， n^ 1, m+n < 1)。此外，每一个氮化硅层132及每一个氮化铝铟镓层136的较佳的厚度是 介于2A—20A之间，且其较佳的成长温度是介于600°c -iioo°c之间。值得一提的是，不同 氮化硅层132中的氮化硅组成(即前述分子式中的a、b)不一定相同，且不同氮化铝铟镓层 136中的氮化铝铟镓组成(即前述分子式中的m、n)也不一定相同。另外，微粗化层130整 体的较佳厚度以不超过200A为宜。值得一提的是，在其它实施例中，氮化硅层132也可用 氮化镁层或其它类似材料替代。在上述的实施例中，微粗化层130是以两种不同材料的薄膜层交互堆叠所组成。 然而，本发明并不限定只能以两种不同材料的薄膜层组成微粗化层130，也不限定薄膜层的 材料只能为氮化硅、氮化镁、氮化铟镓或是氮化铝铟镓。举例而言，本发明可采用三种以上 不同材料的薄膜层(如氮化硅、氮化镁、氮化铟镓、氮化铝铟镓或是其它类似材料等)彼此 交互堆叠而形成的短周期超晶格结构来作为微粗化层。此外，本发明的微粗化层130也不 限定须以薄膜层交互堆叠而组成，以下将以图示配合说明微粗化层130的其它组成方式。图3为发光二极管芯片的局部剖面放大示意图。如图3所示，微粗化层130的形 成方式可以先在半导体层120上形成一层氮化硅层132，其中氮化硅层132为多个随机分 布的屏蔽图案(mask pattern)。氮化硅层132的材料包括氮化硅(SiaNb，0 < a，b < 1)，当 然，也可采用氮化镁(Mg。Nd，0 < c,d< 1)或是高掺杂硅与镁的氮化铝铟镓(AlsIntGai_s_tN， 0<s,t^ l，s+t < 1)等材料取代氮化硅。此外，氮化硅层132 (氮化镁、高掺杂硅与镁的 氮化铝铟镓亦同)可以以有机金属化合物化学气相沉积(Metal Organic Chemical Vapor Deposition,M0CVD)形成随机分布的屏蔽图案，而其较佳的厚度是介于5A-100A之间，且其 较佳的成长温度是介于600°C -1100°C之间。接着再从这些屏蔽图案上，形成粗糙接触层 138，其中粗糙接触层138的材料包括氮化铝铟镓(AluInvGai_u_vN，0 < u，v彡1，u+v < 1)，而 其较佳的厚度是介于500A-1000A之间，且其较佳的成长温度是介于8oo°c -iioo°c之间。 粗糙接触层138并非直接成长在氮化硅层132之上，而是从氮化硅层132未遮盖到的半导 体层120上表面开始成长，向上延伸直到超越过(但未覆盖)氮化硅层132 —定高度后才 终止成长。如此便完成微粗化层130的制造，之后可继续形成半导体层120以完成发光二 极管芯片的制造。以下将分段叙述发光二极管芯片的半导体层的详细结构以及与微粗化层相对位
置关系。
图4A-4E分别为依照本发明的多个发光二极管芯片的剖面示意图。如图4A-4E所 示，发光二极管芯片100a，100b、100c、100d、100e与前述的发光二极管芯片100、100，(如 图1A、1B所示)相似，其差别在于发光二极管芯片100a、100b、100C、100d、100e的半导体层 120可更进一步地包括第一型掺杂半导体层122、发光层124及第二型掺杂半导体层126。 第一型掺杂半导体层122位于基板110上，而发光层124设置于第一型掺杂半导体层122 的部分区域上，且第二型掺杂半导体层126是设置于发光层124上。第一电极140与第一 型掺杂半导体层122电连接，且第二电极150与第二型掺杂半导体层126电连接。更进一步而言，如图4A所示，微粗化层130是位于第一型掺杂半导体层122内；如 图4B所示，微粗化层130是位于第一型掺杂半导体层122与发光层124之间；如图4C所 示，微粗化层130是位于发光层124内；如图4D所示，微粗化层130是位于发光层124.与 第二型掺杂半导体层126之间；以及如图4E所示，微粗化层130是位于第二型掺杂半导体 层126内。图5A-5C分别为依照本发明的多个发光二极管芯片的剖面示意图。如图5A、5B所 示，发光二极管芯片100f、100g与前述的发光二极管芯片。100a(如图4A所示)相似，其 差别在于发光二极管芯片100f、100g的第一型掺杂半导体层122可更进一步地包括缓冲层 122a、第一接触层122b及第一束缚层122c。缓冲层122a是位于基板110上，而第一接触层 122b是位于缓冲层122a上，且第一束缚层122c是位于第一接触层122b上。更进一步而言，如图5A所示，微粗化层130是位于缓冲层122a与第一接触层122b 之间；如图5B所示，微粗化层130是位于第一接触层122b与第一束缚层122c之间。如图5C所示，发光二极管芯片100h与前述的发光二极管芯片100e (如图4E所 示)相似，其差别在于发光二极管芯片100h的第二型掺杂半导体层126可更进一步地包括 第二束缚层126a及第二接触层126b。第二束缚层126a是位于发光层124上，且第二接触 层126b是位于第二束缚层126a上。此外，微粗化层130是位于第二束缚层126a与二接触 层126b之间。在前述的多个发光二极管芯片中，当由第一电极140及第二电极150对半导体层 120通以正向电流时，电子及空穴会分别通过第一型掺杂半导体层122及第二型掺杂半导 体层126传递至发光层124中结合，而以光子的型态释放能量。由于半导体层120中设置 有微粗化层130，因此可以减少光子发生全反射而在半导体层120内部反复行进，如此可使 光子较容易成功脱离发光二极管芯片。以下将分段详述前述多个发光二极管的基板及各个薄膜层的材料及形态。基板110的材料包括氧化铝(Sapphire)、碳化硅(6H_SiC或4H_SiC)、硅(Si)、氧 化锌(ZnO)、砷化镓(GaAs)、尖晶石(MgAl204)或其它晶格常数接近于氮化物半导体的单晶 氧化物，且基板110的材料组成形态例如为C-Plane、E_Plane或A-Plane。第一型掺杂半导体层122与第二型掺杂半导体层126的掺杂型态不同，在本实施 例中，第一型掺杂半导体层122可以为n型半导体层，且相对的第二型掺杂半导体层126即 为P型半导体层。当然，第一型掺杂半导体层122与第二型掺杂半导体层126的掺杂型态 也可互换。此外，发光层124可由氮化铟镓(InaGai_aN)所构成，并通过不同比例的铟镓元 素，可使其发出不同波长的光线。承上所述，缓冲层122a可以由氮化铝镓铟(AlaGabIni_a_bN，0彡a，b < l，a+b彡1)所构成。第一接触层122b可为n型接触层，且第一束缚层122c可为n型束缚层。第二接 触层126b可为p型接触层，且第二束缚层126a可为p型束缚层。此处的n型接触层、n型 束缚层、P型接触层以及D型束缚层可以由氮化镓材料所构成，并通过掺杂离子杂质的种类 及浓度不同而调整其特性。承接上述，第一电极140的材料为铝(A1)、钼(Pt)、钯(Pd)、钴(C。)、钼(Mo)、铍 (Be)、金(Au)、钛(Ti)、铬(Cr)、锡(Sn)、钽(Ta)、氮化钛(！^)、氮化钛钨(！^队)、硅化鹤 (WSia)或其它类似材料，且第一电极140可以单层或多层的金属或合金型态所构成。第二电 极150的材料可以为镍(Ni)、钼(Pt)、钴(Co)、钯(Pd)、铍(Be)、金(Au)、钛(Ti)、铬(Cr)、 锡(Sn)、钽(Ta)、氮化钛(！^)、氮化钛钨(TiWNj、硅化钨(WSia)或其它类似材料，且第二电 极150可以单层或多层的金属或合金型态所构成。第二实施例图6A及图6B分别为依照本发明第二实施例的两发光二极管芯片的剖面示意图。 如图6A所示，发光二极管芯片200a与前述的发光二极管芯片100、100，(如图1A、1B所示) 相似，其差别在于发光二极管芯片200a的微粗化层130是设置于半导体层120与基板110 之间。如图6B所示，发光二极管芯片200b与前述的发光二极管芯片100、100，(如图1A、 1B所示)相似，其差别在于发光二极管芯片200b的微粗化层130是设置于半导体层120的 上表面。在上述的发光二极管芯片200a、200b中，微粗化层130设置于半导体层120与基 板100以及半导体层120与外界空气(图中未示出)之间的界面，因此可减少光子在此两 界面发生全反射的情形，进而发光二极管芯片200a、200b可具有较佳的发光效率。值得一 提的是，特别是在发光二极管芯片200b中，由于微粗化层130材料的低能隙特性，可使得第 二电极150与微粗化层130之间的电阻要比公知的第二电极150与半导体层120之间(未 设置微粗化层130)的电阻更低，也因此更容易形成欧姆接触。在前述多个发光二极管芯片中，本发明可进一步包括透明导电层(图中未示出)， 其中透明导电层设置于半导体层120上，并与第二电极150电连接。透明导电层可为金属导 电层或为透明氧化层。金属导电层的材料例如为镍(Ni)、钼(Pt)、钴(Q)、钯(Pd)、铍(Be)、 金(Au)、钛(Ti)、铬(Cr)、锡(Sn)、钽(Ta)或其它类似材料，且金属导电层可以由一个单层 或多层的金属或合金型态所构成。透明氧化层的材料可以为氧化铟锡(IT0)、CT0、Zn0:Al、 ZnGa204、Sn02: Sb、Ga203: Sn、Agln02: Sn、ln203: Zn、CuA102、LaCuOS、NiO、CuGa02 或 SrCu202，且 透明氧化层可以由单层或多层薄膜型态所构成。第三实施例在前述多个发光二极管芯片中，微粗化层130是设置于发光二极管芯片内不同的 位置，然而，本发明并不限定微粗化层130的数量。举例而言，微粗化层130可同时设置于第 一型掺杂半导体层122与发光层124，以及发光层124与第二型掺杂半导体层126之间(如 结合图4B及图4D所示)，以大幅减少发光层124发出的光子产生全反射的情形。更甚者， 微粗化层130可同时设置在前述多个发光二极管芯片中任何可以设置的位置，以使本发明 的发光二极管芯片具有更佳的发光效率。图7为公知的及本发明的发光二极管芯片在不同输入电流下的亮度数据图，其中 公知的发光二极管芯片未设置微粗化层，而本实施例的发光二极管芯片的微粗化层是以多层氮化硅层及多层氮化铟镓层(Ina2Gaa8N)彼此交互堆叠而形成的短周期超晶格结构所组 成。如图7所示，本发明的发光二极管芯片的发光效率优于公知的发光二极管芯片的发光 效率，即通过设置微粗化层可以提高发光二极管芯片的发光效率。
综上所述，在本发明的发光二极管芯片中，由于设置微粗化层，可使发光二极管芯 片具有较佳的发光效率。以上通过实施例，对本发明进行了详细的说明，但这些并非构成对本发明的限制。 在不脱离本发明原理的情况下，本领域的技术人员还可以做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
一种发光二极管芯片，其特征是包括基板；半导体层，位于基板上；微粗化层，设置于半导体层内；第一电极，位于半导体层上；以及第二电极，位于半导体层上，其中第一电极与第二电极电绝缘。
2.根据权利要求1所述的发光二极管芯片，其特征是半导体层包括 第一型掺杂半导体层，位于基板上；发光层，设置于第一型掺杂半导体层的部分区域上；以及第二型掺杂半导体层，设置于发光层上，其中第一电极与第一型掺杂半导体层电连接， 且第二电极与第二型掺杂半导体层电连接。
3.根据权利要求2所述的发光二极管芯片，其特征是 体层内。
4.根据权利要求2所述的发光二极管芯片，其特征是 体层与发光层之间。
5.根据权利要求2所述的发光二极管芯片，其特征是
6.根据权利要求2所述的发光二极管芯片，其特征是 掺杂半导体层之间。
7.根据权利要求2所述的发光二极管芯片，其特征是 体层内。
8.根据权利要求2所述的发光二极管芯片，其特征是 导体层，而第二型掺杂半导体层为P型半导体层。
9.根据权利要求2所述的发光二极管芯片，其特征是 缓冲层，位于基板上； 第一接触层，位于缓冲层上；以及 第一束缚层，位于第一接触层上。
10.根据权利要求9所述的发光二极管芯片，其特征是微粗化层位于缓冲层与第一接 触层之间。
11.根据权利要求9所述的发光二极管芯片，其特征是微粗化层位于第一接触层与第一束缚层之间。
12.根据权利要求2所述的发光二极管芯片，其特征是第二型掺杂半导体层包括 第二束缚层，位于发光层上；以及第二接触层，位于第二束缚层上。
13.根据权利要求12所述的发光二极管芯片，其特征是微粗化层位于第二束缚层与 第二接触层之间。
14.根据权利要求1所述的发光二极管芯片，其特征是微粗化层包括氮化硅层或氮化镜层。
15.根据权利要求14所述的发光二极管芯片，其特征是氮化硅层或氮化镁层包括多 个随机分布的屏蔽图案。 微粗化层位于第一型掺杂半导微粗化层位于第一型掺杂半导微粗化层位于该发光层内。 微粗化层位于发光层与第二型微粗化层位于第二型掺杂半导第一型掺杂半导体层为n型半第一型掺杂半导体层包括
16.根据权利要求1所述的发光二极管芯片，其特征是微粗化层包括多层氮化硅层或多层氮化镁层；以及多层氮化铟镓层，其中上述氮化硅层或氮化镁层与上述氮化铟镓层彼此交互堆叠。
17.根据权利要求1所述的发光二极管芯片，其特征是微粗化层包括 多层氮化硅层或多层氮化镁层；以及多层氮化铝铟镓层，其中上述氮化硅层或氮化镁层与上述氮化铝铟镓层彼此交互堆叠。
18.一种发光二极管芯片，其特征是包括 基板；半导体层，位于基板上； 第一电极，位于半导体层上；第二电极，位于半导体层上，其中第一电极与第二电极电绝缘；以及 微粗化层，设置于半导体层与基板之间，或设置于半导体层的上表面。
19.根据权利要求18所述的发光二极管芯片，其特征是该微粗化层包括氮化硅层或氮化镁层。
20.根据权利要求19所述的发光二极管芯片，其特征是氮化硅层或氮化镁层包括多 个随机分布的屏蔽图案。
21.根据权利要求18所述的发光二极管芯片，其特征是微粗化层包括多层氮化硅层或多层氮化镁层；以及多层氮化铟镓层，其中上述氮化硅层或氮化镁层与上述氮化铟镓层彼此交互堆叠。
22.根据权利要求18所述的发光二极管芯片，其特征是该微粗化层包括 多层氮化硅层或多层氮化镁层；以及多层氮化铝铟镓层，其中上述氮化硅层或氮化镁层与上述氮化铝铟镓层彼此交互堆
全文摘要
本发明公开了一种发光二极管芯片，包括基板、半导体层、微粗化层、第一电极及第二电极。半导体层位于基板上，且微粗化层设置于半导体层内、半导体层与基板之间，或是设置于半导体层的上表面。第一电极及第二电极均位于半导体层上，其中第一电极与第二电极电绝缘。本发明的发光二极管芯片具有较佳的发光效率。
文档编号H01L33/00GK101859830SQ20091013153
公开日2010年10月13日 申请日期2009年4月7日 优先权日2009年4月7日
发明者武良文, 简奉任, 陈铭胜 申请人:璨扬投资有限公司