电致熔丝结构和方法

专利名称：电致熔丝结构和方法
技术领域：
本发明一般涉及集成电路结构和方法，更具体地涉及电致熔丝及其编 程工艺。
背景技术：
在半导体行业中，为了多种目的，熔丝单元被广泛应用于集成电路， 如提高制造成品率或定制通用集成电路。例如，对熔丝编程以用芯片上的 冗余电路替换在同一芯片上有缺陷的电路，能够显著地提高制造成品率。 由于存储器芯片由许多相同的存储单元和存储单元组构成，因此替换有缺 陷的电路对于提高存储器芯片的制造成品率是特别有用的。通过有选择地 烧断集成电路中的熔丝，使集成电路具有多种可能的应用，从而可经济地 制造适于多种用户使用的通用集成电路。
通常，有两种不同的方法以断开熔丝。 一种方法是，通过激光束的作 用进行断开，这种熔丝称为激光熔丝。为了迅速烧断形成在芯片中的激光 熔丝，通常在钝化层中设置开口，从而允许激光直接接近要被断开的熔丝 金属链。但是，为了避免在钝化层中切出深的开口 ，因此优选地在接近芯 片表面处设置激光熔丝，这会增加工艺的复杂性并降低激光修复率。然而， 例如，在接近芯片表面处设置熔丝元件会将导致安全关注点放在所设计的
集成电路(IC)的知识产权保护上。
在另一种方法中，通过由电流产生的电迁移导致的电破坏结果断开熔
丝，该种熔丝称为电致熔丝或e-fuse。图1A示出了传统e-fuse10,其能够 在芯片中深的工艺层中形成，因此为已设计的IC的知识产权提供所希望的 保护。e-fuse10包括在半导体衬底(未示出)上形成和构图的多晶硅(poly) 带5。多晶硅带5为非掺杂或轻摻杂，因此展现有高电阻。在多晶硅带5 上形成有硅化物层7，该硅化物层7具有低的电阻。e-fuse10的两端分别通过导电部件连接至预先设定的编程电位的阳极和阴极，例如该导电部件为
接触孔/通孔3。在将e-fusel0烧断之前，其阻抗主要由硅化物层7的电阻 决定。
图1B说明了当预定的编程电位;陂加在e-fuse10两端时的e-fuse10。由 于硅化物层7的电阻低，因此电流首先经由硅化物层7通过e-fuse10。被称 为电迁移的已知现象引起硅化物层7在阳极端积累和聚集。形成硅化物聚 集物9，并以在e-fuse10中生成电不连续性。因此，在对e-fuse10进行编程 后，e-fuse10的电阻主要由多晶硅带5决定，从而极大地提高了 e-fuse10 的电阻。理想地，在为了得到大的IC设计窗口 ，编程之后得到的e-fuse10 的电阻很大，且该电阻接近于开路电阻。
然而随着先进工艺的采用，器件特征尺寸不断缩小，传统e-fuse的结 构和所描述的传统e-fuse的编程方法近来问题渐多。首先，由于在先进工 艺中e-fuse的尺寸缩减，编程后e-fuse的电阻将不足够大，编程前后e-fuse 的电阻之间的差别不大。这个问题可引起极低的修复率和减小的设计窗口 。 第二，随着在先进工艺中e-fuse尺寸的减小，在e-fuse褶皱缩减的多晶硅 带的电流密度增加，因此如多晶硅热断裂的已知有害影响越来越容易发生。 多晶硅热断裂可在多晶硅带上引起永久的物理损伤，接下来，该损伤可在 e-fuse的寿命期间引起严重的可靠性风险。
图2A说明了可形成在芯片深工艺层中的另 一种已知e-fuse20。e-fuse20 包括顶部导电层11，底部导电层15和连接在顶部导电层11和底部导电层 15之间的接触孔13。在编程的e-fuse20中，顶部导电层11和底部导电层 15分别连接至预先设定的编程电位的阳4及和阴极。类似地，电迁移效应使 接触孔13的金属材料在e-fuse20的阳极端积累和聚集，形成接触孔金属聚 集物19。这导致接触孔13的金属材料耗尽，在接触孔13的区域中留下空 隙17。因此生成的该空隙17导致熔丝阻抗极大地增加。在图2B中示出了 编程后的e-fuse20的最终结构。
因此，以上描述的所谓的纯接触孔熔丝」易受到已知的金属回流效应的 影响。在先进的工艺中，高的电流密度可能融化顶部导电层11采所用的导 电材料，并可能导电层11的导电材料对在熔丝编程工艺期间生成的空隙17进行再填充。这个不希望有的再填充过程可使编程的e-fuse20无效，并 引起IC中严重的可靠性问题。当顶部导电层11采用低熔点金属材料，如 铜(Cu)或铝(Al)时，这种有害影响更容易发生。

发明内容
艺
在一个优选的实施例中， 一种电致熔丝，包括高层导电层，其包括 具有第 一熔点的第 一导电材料。该电致熔丝还包括具有第 一 区域和第二区
域的低层多晶硅层，以及包括具有高于第 一熔点的第二熔点的第二导电材 料的第一接触孔。该第一接触孔连接到高层导电层和低层多晶硅层的第一 区域，其中第一接触孔的底部是空心的。该电致熔丝还包括第二导电材料 和低层多晶硅层的第二区域的硅化物的聚集物。
在另一个优选的实施例中， 一种电致熔丝，包括高层导电层，其包 括具有熔点不低于钨的材料。该电致熔丝还包括具有第一区域和第二区域 的低层多晶硅层。该电致熔丝还包括连接到高层导电层和低层多晶硅层的 第一区域的第一鴒接触孔，该第一接触孔基本是完全空心的。该电致熔丝 还包括钨和低层多晶硅层的第二区域的硅化物聚集物。
在又一个实施例中， 一种电致熔丝，包括高层导电层，具有第一区 域和第二区域的低层多晶硅层，连接到高层导电层和低层多晶硅层的第一 区域的第一接触孔，第一接触孔的底部是空心的。该电致熔丝也包括第一 接触孔的材料和低层多晶硅层的第二区域的硅化物的聚集物，其中第 一接 触孔的空心底部的高度介于第一接触孔的总高度的20%到80%之间。


现在可参考以下结合附图的描述，以对本发明及其优点有更完整的理 解，其中
图1A和1B说明了传统电致熔丝； 图2A和2B说明了传统电致熔丝；图3至6为本发明优选实施例在制造中中间阶段的截面图7A-7B为本发明另 一优选实施例在制造中中间阶段的截面图8A-8D说明了在本发明的优选实施例中用于"编程"电致熔丝的方
法；
图9A-9B比较本发明优选实施例组合编程模式下和在现有技术中单编 程模式下对电致熔丝编程后测量的电阻；
图IO说明本发明另一优选实施例中"编程后"熔丝结构； 图11A-11B i兌明伊C选实施例的应用；和 图12说明用于烧断熔丝的电路。
具体实施例方式
以下详述目前优选实施例的制造和^吏用。然而，可以理解的是，本发 明提供了许多可应用的发明概念，这些概念可广泛地实施于各种特定情况。
用以限制本发明的范围。
本发明优选实施例提出新型电致熔丝结构和编程该电致熔丝的方法。 在优选实施例中，该电致熔丝结构包括高层导电层，低层多晶硅层和连接 在所述高层导电层和所述低层多晶硅层之间的接触孔。所述低层多晶硅层 和所述接触孔是电致熔丝的可编程部分。电致熔丝可以被加在与低层多晶 硅层和高层导电层连接的外部焊垫上的电压而烧断。为了简化描述，低层 多晶硅层在描述中也被称为多晶硅层或多晶硅带。上层导电层也被称为上 层导电线、导电层或导电线。同样，公知的术语"编程"和"烧断"将可 替换地用于全文中，代表将电致熔丝从低电阻状态转换到高电阻状态的过 程。
图。需要注意的是，截面图是从垂直于形成的导电线长度方向的平面截取 的。因此，导电线显示为矩形。图3示出了在基层材料上多晶硅带33的形 成。公知的过程，如化学气相淀积(CVD),光刻法，以及等离子体刻蚀 可以用于形成多晶硅带33。多晶硅带33为非掺杂或轻掺杂的，因此具有高薄膜电阻。硅化物层35形成在多晶硅带33的顶部。在这个过程中，难 熔金属，如镍(Ni)、钴(Co)或鹤(W)层被溅射到晶片上。然后晶片 被加热，引起在暴露的多晶硅带33和这些金属之间的化学反应。然后刻蚀 过程去除所有未反应的金属，留下低电阻硅化物层35。基层材料31代表 性地为层间电介质(ILD)，也有时为金属前电介质(PMD)或金属间电 介质(IMD)。它也可以由其它非导电材料如接触孔刻蚀阻挡层(CESL) 形成。
在多晶硅带33和硅化物层35的旁边形成ILD层37。 ILD层37优选 为使用如正硅酸乙酯(TEOS)、化学气相淀积(CVD)、等离子体增强 CVD (PECVD)、低压CVD ( LPCVD )或其它已知的淀积技术进行淀积 的二氧化硅。ILD层37也可以是其它材料如磷硅酸玻璃(PSG)或其它已 知材料。典型地，ILD层37具有低电介质常数(K值)，因此减小了导电 线之间的寄生电容。
图3还示出了形成在硅化物层35上的刻蚀阻挡层(ESL) 41。 ESL41 优选为由氧化物或其他电介质材料如氮化硅形成的电介质。ILD45形成在 ESL41上。ILD45提供了低层多晶硅层33、硅化物层35以及后续形成在其 上的导电线之间的绝缘。
图4示出了形成在ILD45和ESL41内的接触孔开口 50，它暴露出靠近 多晶硅层33的一端的硅化物层35 。在这个过程中，光致抗蚀剂材料(未 示出)被形成在ILD45之上并且被构图。接触孔开口 50形成在ILD45内 并止于ESL41。当ILD45被刻蚀的时候，ESL41保护了下面的硅化物层35。 接下来，ESL41暴露出的部分^皮刻蚀。因为ESL41相对于ILD45相当薄， 工艺控制和端点检测可以更加接近的监控，从而限制过刻蚀穿过下面硅化 物层35的可能性。
图5示出了在接触孔54形成于接触孔开口 50内之后的器件。在一个 优选的实施例中，4妾触孔54由金属，如鴒、铝、铜、4艮、金或组合其或它 们的其它公知的可替换物形成。优选地，接触孔54具有组合结构，包括形 成在接触孔开口 50内表面的，由包括钛、氮化钬、钽、氮化钽、碳化硅、 碳氧化硅及其组合的材料形成的阻挡层52。阻挡层52阻止接触孔材料扩散到ILD45内，该扩散会导致器件故障。阻挡层52的厚度优选为大约10A 到大约1000A之间，更优选为大约300A。需要注意的是，无论如何，阻挡 层52—般不在接触孔开口 50的底部形成。用于接触孔54的金属材料与之 下的硅化物层35是直接接触的。
然后参考图6，然后高层导电线58和ILD56通过已知的过程形成。高 层导电线58所在的平面高于低层多晶硅层33形成所在平面。在一个优选 的实施例中，高层导电线58由高熔点金属材料，如鴒，制成。在另一个优 选的实施例中，高层导电线58可以由其它合适的材料，如铝、铜、银、金 及其组合形成。在补充的和/或可替换的实施例中，高层导电线58可以由 其它合适的导电材料如摻杂的多晶硅形成。
低层多晶硅层33和高层导电线58分别连接到外部焊垫59和61上。 外部焊垫59和61可以形成在芯片的表面上(未示出)。上述步骤中形成 的特征产生了限定在包括多晶硅层33、硅化物层35、接触孔54以及上层 导电线58的区域内的电致熔丝。通过对外部焊垫59和61施加电压，通过 熔丝的电流可以造成熔丝区域内的电不连续性。
在另 一个优选的实施例中，可以在常用的工艺步骤中进行铜或钨双镶 嵌工艺以形成接触孔54和高层铜线58。形成的结构如图7A所示。图7A 示出了具有高层鴒线58和接触孔54的电致熔丝结构。阻挡层52相似地淀 积在ILD45和56的开口中，但层35的暴露部分不同，这里钨用作填充材 料。
在本发明的一个优选的实施例中，电致熔丝可以基于电路设计的需要 形成在晶片中的不同的平面。在上面示出的实施例中，电致熔丝可以形成 在介于IC中的两个邻近的互连导电层之间的晶片表面上，如多晶硅层和第 一互连金属层(M1)。另外，低层多晶硅层33和硅化物层35的水平尺寸 可以显著大于接触孔54的垂直尺寸(高度)。
在一个可替换的和/或补充的实施例中，电致熔丝也可以形成在不在多 晶硅层之上的中间互连金属层内的多晶硅层和上层导电层之间。例如，图 7B示出了 IC的一部分，其中电致熔丝形成在晶片的第二互连金属层(M2) 内的低层多晶硅层33和高层导电层68之间。电致熔丝具有的结构中低层多晶硅层33和硅化物层35的水平尺寸显著小于接触孔54的高度。也如图 7B所示，为形成在Ml中的其它导电特征62，目的是提供IC中多个导电 层的相对位置的参考。可以为本领域技术人员所理解的是，当前的电致熔 丝构造占用了晶片上较小的面积。该电致熔丝结构便于制造要求更高水平 的器件密度的IC。在本发明的另一个实施例中，接触孔54的截面图可以 采用正方形、矩形、圆形或其它形状。接触孔54也可以是渐缩的。在一个 优选的实施例中，接触孔54具有介于大约500A到大约10000A的高度。
参考图8A，示出了在一个优选的实施例中用于编程电致熔丝的模式。 图8A示出了在一个优选的实施例中编程之前的电致熔丝100。电致熔丝100 具有与图6A、 6B和7相似的熔丝结构。为了简化描述，采用图6A中描述 的熔丝结构用于示出在一个优选的实施例中用于编程电致熔丝的方法。图 6A中描述的元件这里可以不再详细描述。如图8A所示，为连接多晶硅带 33的另一端和外部焊垫61的接触孔70。为了编程或烧断电致熔丝100, 外部焊垫59和61分别连接到预定编程电压的阴极和阳极，如图8A所示。
图8B为电致熔丝IOO的俯视图。 一个或多个接触孔54将多晶硅带33 和高层导电层58连接在一起。高层导电层58通过外部焊垫59连接到外部 编程电压的阴极。多晶硅带33的部分连接到具有颈状的接触孔54,硅化 物层35形成于其中。颈部33i在多晶硅带33的另一端在宽度方向上扩展， 形成肩部332。肩部332显著宽于颈部33"并且通过接触孔组70和外部焊 垫61连接到外部编程电压的阳极。接触孔组70包括一组接触孔，并且能 够维持比接触孔54更高的电流密度。
需要注意的是，在优选的实施例中，多晶硅带33和接触孔54适于电 致熔丝的可编程部分。优选地，当外部编程电压被施加到电致熔丝100上 的时候，在烧断接触孔54之前烧断颈部33,。在实现优选的烧断次序中， 电致熔丝IOO的各个部分的电流密度参考图8C和8D进行描述。
图8C示出了当外部编程电压施加到电致熔丝100上时编程的第一阶 段。产生电流通过电致熔丝100。在上述优选的编程条件下，在电致熔丝 100中生成电子流动(如图8C中箭头所示)，从高层导电层58通过接触 孔54向多晶硅带33流动。因为形成在多晶硅带33上的硅化物层35具有较低的电阻，所以电子流首先集中在硅化物层35内。同样，由于它的窄尺 寸，在多晶硅带33的颈部33i之上的硅化物层35 (参考图8B)具有高于 电致熔丝100的其它部分的电流密度，这样电致熔丝100的烧断首先发生 在电致熔丝100的颈部33,。硅化物层35的金属原子在前面说明的电子迁 移机构下经过颈部33,的窄通道通过电子流动被"冲洗"。这些金属原子 聚集并且聚结在宽的、多晶硅带33的肩部332，形成金属原子聚集物39。 同样，在肩部332的金属原子聚集物39可以垂直扩散到之下的多晶硅带33， 如图8 C所示。编程的第 一 阶段在优选的实施例中也可以方便的称作多晶硅 迁移模式，并且它继续直到在颈部33,之上的硅化物层35内的金属原子被 耗尽，留下介于接触孔5 4和肩部3 3 2之间的高电阻多晶硅区域。
在高器件密度的先进技术中，在多晶硅迁移模式下，在接触孔54和肩 部332之间生成的非掺杂或轻掺杂多晶硅区域可能不具有所需要的高电阻， 以区分那些以清楚界限限定的局部编程的电致熔丝100。对电致熔丝100 的编程过程在接触孔电子迁移模式下继续进行到第二阶段。
图8D示出了编程电致熔丝100的第二阶段。当外部编程电压继续被施 加到电致熔丝100上时，电子迁移的效应发生在接触孔54的区域上。电子 通过颈部33,的窄通道流动，"冲洗"接触孔54的金属原子，在接触孔54 的部分区域留下空隙57。接触孔54的金属原子聚集和聚结在宽的，多晶 硅带33的肩部332。空隙57的生成导致电流在阻挡层52内流动，这样导 致第一阶段产生的熔丝电阻的显著增加。对电致熔丝100编程的第二阶段 继续进行，直到在电致熔丝100内得到需要的高电阻，能以清楚的界限区 分编程的和未编程的电致炫丝100。
为了保证组合的电致熔丝100的编程模式按上述预期的次序发生，最 好接触孔54内的电流密度基本轻微低于或接近于多晶硅带33的颈部33, 之上的硅化物层35的部分，但是显著高于电致熔丝100的其它部分。当遇 到这种情况，接触孔54的烧断一般在多晶硅带33的颈部33,之上的硅化 物层35的烧断之后。
图9A-9B示出了电致熔丝100的的测量样本数据，示范优选实施例的 组合编程模式的有益特征。电阻基于多个电致熔丝样本测量和绘图。实心菱形是电致熔丝100编程之前的电阻值，实心正方形是电致熔丝100编程 之后的电阻值。电致熔丝样本具有大约100欧姆(Q)的预编程电阻值。
纵轴表示聚集百分数，其用于说明在多个电致熔丝样本上测量的电阻值的
分布。在1.00E+04Q处的垂直线表示用于区分编程熔丝的预定门限电阻值。 在图9A中，多晶硅迁移模式的单相编程被用于熔丝样本的编程。显示出， 编程后电致熔丝样本的测量电阻松散地分布在从小于门限电阻值的电阻值 到大约1.5E+07Q的值范围内。该分布显示了低可修复率和减少的IC设计 窗口。在图9B中，双相编程被用于熔丝样本的编程，其中多晶硅迁移模式 之后跟随接触孔电子迁移模式。从图9B显示出，编程后电致熔丝样本的测 量电阻紧密地分布在从大约1.5E+06Q到大约1.5E+07 Q的范围内，因此 导致未编程熔丝和已编程熔丝之间的期望的区别。
参考图8D,电致熔丝100的接触孔54由鴒制成，高层导电层58由低 熔点导电材料，如铜、铝或组合物和其它公知的可替换物制成。 一般地， 上述以优选的次序烧断电致熔丝100所需要的电流密度依赖于例如尺寸和 硅化物层35和接触孔54的工艺等因素。在一个实施例中，硅化物层35为 具有大约500 A厚度的硅化鴒层。作为熔丝IOO—部分的硅化鴒层部分具 有大约360 nm的长度和大约60 nm的宽度，覆盖在多晶硅带33的颈部33, 的上面。还有，形成的4个接触孔54 (如图8B所示)适于作为熔丝100 内的熔丝的一部分，每个都具有60nm*60 nm的尺寸。在预定编程电压下， 硅化鴒层的适合熔丝部分内的电流密度典型地为大约4.70x108A/cm2,过程 中在2xl()SA/cm2至lj lxl(^A/cn^的范围内变化，当电流密度在4妄触孔54的 适合熔丝部分内时典型地为大约4.55xl08A/cm2，过程中在大约2xl08A/cm2 到大约lxl(^A/cr^的范围内变化，随后更大的电流密度可能出现在最接近 多晶硅带33的颈部33,的接触孔54内。
尽管对于接触孔54的高度没有特别要求，然而，从一个实施例中显示 出，为了得到期望的编程后电阻，接触孔54的高度的至少20%优选为空心 的。 一般地，接触孔54的空心部分显著短于IC中两个邻近的互连金属层 之间的距离，其中典型地形成了熔丝。同样优选的是，为了避免之前说明 的不期望的效果，即高层导电层58的低熔点金属材料回流并重新注入空隙57,鴒在接触孔54上的消耗不超过接触孔高度的80°/。。接触孔54内剩余 的鹤熔点很高，并且在互连金属层上产生高温时作为回流阻挡。因此，接 触孔54的消耗的部分54a聚集和聚结在多晶硅带33的肩部332,留下与高 层导电层58相接触的保留部分54b，如图8D所示。
图10示出了另一个优选的实施例中编程的熔丝结构，其中熔丝110具 有与图8A-8D所示的熔丝IOO相似的结构，除了熔丝110的高层导电层78 和接触孔54都由高熔点材料，如鵠制成。可以进行鴒双镶嵌工艺以形成接 触孔54和高层鴒线78。在本实施例中，在接触孔电子迁移模式下编程熔 丝200期间，在接触孔54内鴒的消耗可以继续直到接触孔54内的鴒完全 耗尽。接触孔54的耗尽的鴒聚集和聚结在多晶硅带33的肩部332，形成鴒 聚集物57,并在接触孔54的区域内留下空隙67。这是因为当高熔点材料 用于熔丝110的高层导电层78时，金属回流和金属重新注入的问题已经无 关。在进一步优选的实施例中，不同的高熔点金属或金属合金可以用于高 层导电层78和接触孔54。
烧断熔丝所需要的电流密度依赖于形成熔丝的硅化物层和钨接触孔部 分的材料、尺寸和过程，如上所注意的。需要注意的是，然而，对于给定 的熔丝结构一般存在电流密度的优选范围。在上面参考图8A-8D和10描 述的优选的实施例中，适合的熔丝部分的电流密度的优选范围为4.55x108 A/cm2和5.20xl()8A/cm2之间。可以观察到，当电流密度低于4.55x108 A/cm2 时，在接触孔电子迁移模式下，接触孔54内的第二编程阶段可能不适于完 成，导致与图9A所示相似的差的编程后电阻分布。也可以观察到的是，然 而，当电流密度高于5.20xl0SA/ci^时，多晶硅热断裂可能发生在多晶硅带 33内，造成其中的物理变化。其它电流密度范围可以用于其它的熔丝构造。
图IIA和11B示出了优选的实施例的应用。图IIA示出了与电致熔丝 140串联连接的电路148。电路148可以是在故障时替换的电路。通过外部 焊垫142和144施加电流，电致熔丝140被烧断，电路148与其它电路的 连接被切断。图11B示出了与冗余电路158并联连接的电致熔丝150。电 致熔丝150的一端连接到地。因此冗余电路158被电致熔丝150接地并且 没有激活。如果电路元件被发现损坏并且需要通过冗余电路158替换时，将电压施加到外部焊垫152和154上以烧断熔丝150。当电致熔丝150被 断开，冗余电路158被激活。通过组合图IIA和图IIB的电路可以建立电
^各冗余4几制。
图12示出了用于烧断熔丝的电路。熔丝170与晶体管178串联连接， 该晶体管的结构优选为NMOS器件。熔丝170和晶体管178连接到高压电 源节点Vcc和低压电源节点Vss之间，其中晶体管170的源极连接到Vss， 漏极连接到熔丝170。当高压电源被施加到栅极178g，晶体管178导电， 并且电流通过并烧断熔丝170。如果将被编程的熔丝具有如图8A-8D和10 所示的结构，熔丝的阴极，其为接触孔端，连接到浮动节点174;熔丝的 阳极，其为多晶硅端，连接到Vcc。当晶体管178在编程指令下被打开， 浮动节点174切换到Vss， 170上的编程开始。
尽管已经详细描述了本发明及其有益效果，但是在不脱离本发明的精神和 范围条件下的各种变化、替代和改造应当理解为附加的权利要求的保护范围。 此外，本申请的保护范围不限于本说明书中描述的工艺、设备、制造、物质的 组成、装置、方法和步骤的具体实施例。由于本领域的普通技术人员将很容易 从本发明所公开的内容得到启示，因此才艮据本发明的内容，可以使用目前存在 的或之后开发出的、与此处所描述的相关实施例发挥基本相同的作用或达到基 本相同的效果的，工艺、机器、制造、物质的成分、装置、方法或步骤。因此， 附加的权利要求目的在于保护包括在其范围内的工艺、机器、制造、物质的成 分、装置、方法或步骤。
权利要求
1、一种电致熔丝，包括高层导电层，其包括具有第一熔点的第一导电材料；低层多晶硅层，其具有第一区域和第二区域；第一接触孔，其包括具有高于所述第一熔点的第二熔点的第二导电材料，所述第一接触孔连接到所述高层导电层以及所述低层多晶硅层的第一区域，其中所述第一接触孔的底部被消耗，以及所述第二导电材料和所述低层多晶硅层的第二区域上的硅化物的聚集物。
2、 根据权利要求1所述电致熔丝，其中所述第一接触孔包括填充到接 触孔开口的顶部的鴒，所述接触孔开口的侧壁被覆盖阻挡层，所述阻挡层 包括选自由钛、氮化钛、钽、氮化钽、碳化硅、碳氧化硅及其组合物组成 的组。
3、 根据权利要求1所述电致熔丝，其中所述低层多晶硅层包括选自由 非掺杂多晶硅、轻掺杂多晶硅及其组合物所组成的组中的材料。
4、 根据权利要求l所述电致熔丝，还包括连接到所述低层多晶硅层的 第二区域的第二接触孔，和连接到所述高层导电层的第一外部焊垫，以及 连接到所述第二接触孔的第二外部焊垫。
5、 根据权利要求1所述电致熔丝，其中所述高层导电层包括低熔点导 电材料，其选自由铝(Al)、铜(Cu) 、 4艮(Ag)、金(Au)、多晶硅及 其组合物组成的集合。
6、 根据权利要求1所述电致熔丝，其中所述第一接触孔的消耗的底部 具有所述第一接触孔的总高度的大约20%到大约80%,所述第一接触孔具有大约500A到大约iooooA的高度。
7、 一种电致炫丝，包括高层导电层，其包括具有熔点不低于鴒的材料； 低层多晶硅层，其具有第一区域和第二区域；第 一鴒接触孔，其连接到所述高层导电层和所述低层多晶硅层的第一区域，所述第一接触孔基本上被完全耗尽；以及所述低层多晶硅层的第二区域上的鴒和硅化物的聚集物。
8、 根据权利要求7所述电致熔丝，其中所述耗尽的第一接触孔具有内 部侧壁，所述侧壁镀覆阻挡层，其包括选自由钛、氮化钛、钽、氮化钽、 碳化硅、碳氧化硅以及组合物组成的集合中的材料。
9、 根据权利要求7所述电致熔丝，其中所述低层多晶硅层包括选自由 非掺杂多晶硅、轻掺杂多晶硅及其组合物组成的集合中的材料，还包括连 接到所述低层多晶硅层的第二区域的第二接触孔。
10、 一种电致熔丝，包括 高层导电层；低层多晶硅层，其包括第一区域和第二区域；第一接触孔，其连接到所述高层导电层以及所述低层多晶硅层的第一 区域，所述第一接触孔的底部被消耗；以及所述第 一接触孔的材料和所述低层多晶硅层的第二区域上的硅的聚集物；其中所述第一接触孔的耗尽的底部具有所述第一接触孔的总高度的大 约20%到80%之间的高度。
11、 根据权利要求IO所述电致熔丝，其中所述高层导电层包括低熔点 导电材料，其选自由铝(Al)、铜(Cu)、纟艮(Ag)、金(Au)、多晶硅 及其组合物组成的组。
12、 根据权利要求IO所述电致熔丝，其中所述低层多晶硅层包括选自 由非掺杂多晶硅、轻掺杂多晶硅及其组合物组成的组中的材料。
13、 一种烧断电致熔丝的方法，所述方法包括从多晶硅层上的第一区域耗尽硅化物层内的硅化物，并迁移硅化物到 多晶硅层上的第二区域;以及在耗尽所述硅化物之后，从连接到所述多晶硅层上的第一区域的鴒接 触孔消耗鴒，并迁移所述鴒到所述多晶硅层上的第二区域。
14、 根据权利要求13所述方法，其中所述消耗所述鴒是由电流密度大 约为2xl08A7cm2到大约lxl09A/cm2范围的电流完成的。
15、根据权利要求13所述方法，其中所述从钨接触孔消耗钨造成了所 述钨接触孔的空心底部，所述空心底部的高度介于所述钨接触孔的总高度的大约20%到大约80%之间。
全文摘要
本发明提出一种电致熔丝及其编程方法。一种电致熔丝，包括在非掺杂和轻掺杂多晶硅层上的低层硅化物层，高层导电层，以及连接在低层硅化物层和高层导电层之间的钨接触孔。钨接触孔和硅化物层的颈部是电致熔丝的可编程部分。通过第一程序阶段消耗硅化物层内的硅化物，之后通过第二程序阶段消耗钨接触孔内的钨，得到高的编程后电阻。
文档编号H01L23/525GK101567360SQ200910133930
公开日2009年10月28日 申请日期2009年4月10日 优先权日2008年4月21日
发明者侯锦珊, 李佳蓉, 郑新立, 陈伟铭 申请人:台湾积体电路制造股份有限公司