专利名称：集成电路结构的制作方法
技术领域：
本发明涉及一种集成电路制造工艺，尤其涉及一种整合互补式金属氧化 物半导体元件与光学元件于同一芯片的结构及其制造方法。
背景技术：
近年来，例如发光二极管、激光二极管及紫外光光检测器的光学元件已 逐渐被使用。而用来形成上述元件的基板也被研究开发。第三族氮化合物， 例如氮化镓及其相关合金，已被认为相当适合用来形成光学元件。而第三族 氮化合物具备大能隙与高电子饱和速度的优势也使其适合应用于高温及高 速电力电子装置。
然而，在一般生长温度下氮的平衡压力很高，因此很难获得氮化镓块体 结晶。而由于硅(lll)基板的三角对称， 一般会将氮化镓外延沉积于硅(lll)
基板上。然而，硅(lll)基板很少用于传统CMOS元件，其价格相对偏高且
可利用性低。此外，由于硅(lll)基板的界面缺陷，致使需要避免将CMOS 元件与光学元件整合于同一半导体芯片上。
CMOS元件不适合形成于硅(lll)基板上。因此，需要先形成CMOS元 件于一第一半导体芯片上，例如一硅(100)基板，之后，形成光学元件于一第 二半导体芯片上，例如一硅(lll)芯片，再将第一与第二半导体芯片进行封装。
由于CMOS元件与光学元件制作于不同半导体芯片上，致使封装成本增 加。且光学芯片与CMOS芯片之间的连接导线与接合产生极大的寄生电容与 寄生电阻，严重影响元件效能。因此，亟需开发一种整合CMOS元件与光学 元件于同一芯片上的集成电路制造方法。
发明内容
本发明的一实施例，提供一种集成电路结构，包括 一半导体基板，具 有一第一表面区域与一第二表面区域，其中该第一表面区域的表面晶向
4(surface orientation)不同于该第二表面区域的表面晶向； 一半导体元件，形成 于该第一表面区域的一表面；以及一第三族氮化层，覆盖该第二表面区域， 其中该第三族氮化层未延伸覆盖该第一表面区域。
本发明的一实施例，提供一种集成电路结构，包括 一半导体芯片。该 半导体芯片，包括 一硅基板，表面晶向为(100); —第一表面区域，位于该 硅基板上，其中该第一表面区域的表面晶向为(100); —第二表面区域，具有 一上表面，位于该硅基板上，其中该第二表面区域的表面晶向为(lll); 一互 补式金属氧化物半导体元件，形成于该第一表面区域的一上表面；以及一光 学元件，覆盖该第二表面区域。
本发明的一实施例，提供一种集成电路结构，包括 一硅基板； 一第一 表面区域，位于该硅基板上，其中该第一表面区域的表面晶向为(100); —第 二表面区域，位于该硅基板上，其中该第二表面区域的表面晶向为(lll); 一 互补式金属氧化物半导体电路，形成于该第一表面区域的一上表面； 一氮化 镓层，覆盖该第二表面区域；以及一光学元件，覆盖该氮化镓层。
本发明的一实施例，提供一种集成电路结构的制造方法，包括提供一
硅基板，具有一第一表面晶向，该第一表面晶向选自由表面晶向(ioo)与表面
晶向(110)所组成的族群；提供一硅层，其表面晶向为(lll);将该硅层接合至 该硅基板上；以及转变该硅层一第一区域的表面晶向与该硅基板的第一表面 晶向相同，其中该硅层的一第二区域维持(lll)表面晶向。
本发明的一实施例，提供一种集成电路结构的制造方法，包括提供一 硅基板，其表面晶向为(100);提供一硅层，其表面晶向为(lll);将该硅层接 合至该硅基板上；注入该硅层的一第一区域，以形成一非晶区域，其中该非 晶区域向下延伸进入该硅基板，其中该硅层的一第二区域未注入；再结晶该 非晶区域，以转变该非晶区域成为(100)表面晶向的一第三区域；形成一 CMOS元件于该第三区域的一表面；以及形成一发光二极管，覆盖该硅层的 该第二区域。
通过本发明将CMOS元件或二极管元件与光学元件形成于同一芯片上， 因此其制造成本远低于不同芯片封装CMOS元件与光学元件的成本。且 CMOS元件芯片与光学元件芯片间连接导线所产生的寄生电容及寄生电阻 也会下降。此外，由于CMOS元件与光学元件均形成于具有适合表面晶向的
5硅基板/硅层上，因此，其元件性能也可大幅提升。
图l (1A和1B)-图4为本发明的一实施例， 一种集成电路结构制造方 法的剖面示意图。
其中，附图标记说明如下-2~半导体芯片；
10 半导体基板； 14 埋入氧化层； 16 上硅层；
18 半导体层(硅(111)层)； 18i、 182 区域； 20 非晶区域； 22 掩模； 24 结晶区域；
40 半导体元件(MOS元件)；
42 栅极电极；
44 栅极介电层；
46 栅极间隙；
48 源/漏极区域；
50 第三族氮化层；
52 发光二极管；
56 分布布拉格反射镜；
58 n型氮化镓层；
60 多重量子阱；
62 p型氮化镓层；
64 上电极；
STI 浅沟槽隔离物
具体实施例方式
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下
本发明提供一种整合互补式金属氧化物半导体元件与光学元件于其上 的半导体芯片/晶片及其制造方法。
请参阅图1A与图1B，提供一半导体芯片2。半导体芯片2可为一半导 体晶片的一部分，包括一半导体基板IO。半导体基板10较佳为一硅基板。 在一实施例中，半导体基板10的表面晶向(surfaceorientation)为(100)。其他 实施例中，半导体基板10的表面晶向为(110)。半导体基板10可为一如图 1A所示的块体基板(bulk substmte)或一如图1B所示于硅层之间具有一埋入 氧化层14的绝缘层上覆硅基板(SOI substrate)。图1B中， 一上硅层16的表 面晶向较佳为(100)或(110)。
将一半导体层18接合至半导体基板10上。半导体层18与半导体基板 IO的表面晶向不同。在一实施例中，半导体层18的表面晶向为(111)，其表 面尚可为其他表面晶向，此处将半导体层18视为一硅(lll)层18。硅(lll) 层18包括一区域18,与一区域182，两区域间以一例如浅沟槽隔离物(STI)的 隔离结构分隔。硅(lll)层18可包括碳，其浓度大约为1 2原子百分比。
请参阅图2A与图2B，对硅(lll)层18的区域18!进行一非晶化 (amorphization)作用，以形成一非晶区域20。在一实施例中，非晶化是通过 注入例如氩、锗或其类似物的离子至区域18!中。非晶区域20较佳为向下延 伸超过硅(lll)层18进入半导体基板10，致半导体基板10表面也形成一非 晶层。而于图2B的半导体基板10中，非晶区域20较佳为向下延伸进入上 硅层16，但不接触埋入氧化层14。此时，硅(111)层18的区域182以例如一 掩模22保护其避免非晶化作用。
请参阅图3，对非晶区域20进行一再结晶(re-crystallization)，以形成一 结晶区域24。在一实施例中，再结晶是经由一固相外延(solid phase epitaxy, SPE)回火。半导体芯片2以一例如600°C的相对低温进行大约4~24分钟的 回火。其他实施例中，有使用高温急遽热回火(high-temperature spike anneal)。 而另外其他实施例，也有以激光回火对非晶区域20的硅成分进行熔解、再 结晶。在再结晶后，结晶区域24与半导体基板10会呈现相同的表面晶向。 而区域182的表面晶向未因回火而改变。
在再结晶后，半导体芯片2包括两具有不同表面晶向的表面区域，例如结晶区域24的表面晶向为(100)或(110)，硅(lll)层18的区域182的表面晶向 为(lll)，使得不同元件可因此分别形成于结晶区域24与区域182上。
图4公开形成一半导体元件40与一光电元件于图3所示的结构上。例 如形成一MOS元件40于结晶区域24表面，其包括一栅极电极42、 一栅极 介电层44、栅极间隙46以及源/漏极区域48。形成于结晶区域24表面的半 导体元件40可包括CMOS元件(PMOS元件与NMOS元件)、二极管或其类 似元件。CMOS元件较佳为形成于表面晶向为(100)或(110)的基板上。形成 于上述基板的CMOS元件，其元件性能会较形成于其他例如表面晶向为(l 11) 基板的MOS元件更佳。半导体元件40也可包括CMOS电路，例如用来保 护形成于同一半导体芯片2的光学元件的静电放电(ESD)电路/元件(后续将 作详细讨论)，以及例如用来驱动形成于同一半导体芯片2的光学元件的驱动 电路。
光学元件可形成于硅(lll)层18的区域182上。在一实施例中，通过外延 法形成一例如氮化镓或氮化铝层的第三族氮化层50于硅(111 )层18上。之后， 形成例如发光二极管、激光二极管、紫外光光检测器或其类似元件的光学元 件于第三族氮化层50上。其他适合第三族氮化物基板的光学元件，例如高 功率微波高电子迁移率晶体管(HEMT)，也可形成于第三族氮化层50上。图 4所公开者为一例如发光二极管(LED) 52的光学元件，其仅为众多LED设计 种类中的一种。在一实施例中，发光二极管52包括一用来反射光线的分布 布拉格反射镜(distributed bragg reflector, DBR) 56、 一n型氮化镓层(以一n 型杂质掺杂氮化镓)58、 一多重量子阱(MQW) 60、 一 p型氮化镓层(以一 p 型杂质掺杂氮化镓)62以及一上电极64。第三族氮化层50可作为一缓冲层， 由例如氮化钛、氧化锌、氮化铝或其组合物所形成。而多重量子阱(MQW)60 可作为一发光活性层，由例如氮化镓铟所形成。有关分布布拉格反射镜 (distributed bragg reflector, DBR) 56、n型氮化镓层(以一 n型杂质掺杂氮化镓) 58、多重量子阱(MQW) 60、 p型氮化镓层(以一 p型杂质掺杂氮化镓)62及上 电极64的形成方法在此不赘述。由于三角对称(trigonal symmetry),硅(lll) 层18适合用来形成氮化镓层，因此，形成于硅(111)层18上的第三族氮化层 50具有极佳结晶结构，进而有效提升发光二极管52的元件性能。
本发明的一实施例，将CMOS元件与光学元件整合于同一半导体芯片
8上，其优点包括有些光学元件需静电放电(ESD)电路/元件对造成光学元件损
害的静电电荷进行放电。静电放电(ESD)电路/元件可包括CMOS元件或二极 管元件。本发明静电放电(ESD)电路/元件是设置在形成光学元件的半导体芯 片上。由于CMOS元件或二极管元件与光学元件形成于同一芯片上，因此其 制造成本远低于不同芯片封装CMOS元件与光学元件的成本。且CMOS元 件芯片与光学元件芯片间连接导线所产生的寄生电容及寄生电阻也会下降。 此外，由于CMOS元件与光学元件均形成于具有适合表面晶向的硅基板/硅 层上，因此，其元件性能也可大幅提升。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何 本领域普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰， 因此本发明的保护范围当以随附的权利要求所界定的保护范围为准。
权利要求
1.一种集成电路结构，包括一半导体基板，具有一第一表面区域与一第二表面区域，其中该第一表面区域的表面晶向不同于该第二表面区域的表面晶向；一半导体元件，形成于该第一表面区域的一表面；以及一第三族氮化层，覆盖该第二表面区域，其中该第三族氮化层未延伸覆盖该第一表面区域。
2. 如权利要求1所述的集成电路结构，其中该半导体元件包括一互补式 金属氧化物半导体元件。
3. 如权利要求2所述的集成电路结构，其中该金属氧化物半导体元件为 一静电放电元件。
4. 如权利要求2所述的集成电路结构，其中该金属氧化物半导体元件为 一驱动电路。
5. 如权利要求1所述的集成电路结构，其中该半导体元件包括一二极管。
6. 如权利要求1所述的集成电路结构，其中该第一表面区域的表面晶向 是选自由表面晶向(100)与表面晶向(110)所组成的族群。
7. 如权利要求1所述的集成电路结构，其中该第二表面区域的表面晶向为(m)。
8. 如权利要求1所述的集成电路结构，其中该第三族氮化层包括氮化镓。
9. 如权利要求1所述的集成电路结构，还包括一发光二极管，覆盖该第 三族氮化层。
10. 如权利要求1所述的集成电路结构，还包括一高功率微波高电子迁移 率晶体管，覆盖该第三族氮化层。
11. 一种集成电路结构，包括一半导体芯片，包括-一硅基板，表面晶向为(100);一第一表面区域，位于该硅基板上，其中该第一表面区域的表面晶 向为(100);一第二表面区域，具有一上表面，位于该硅基板上，其中该第二表 面区域的表面晶向为(lll);一互补式金属氧化物半导体元件，形成于该第一表面区域的一上表面；以及一光学元件，覆盖该第二表面区域。
12. 如权利要求11所述的集成电路结构，还包括一氮化镓层，形成于该 第二表面区域上。
13. 如权利要求11所述的集成电路结构，还包括一发光二极管，形成于 该氮化镓层上。
14. 一种集成电路结构，包括 一硅基板；一第一表面区域，位于该硅基板上，其中该第一表面区域的表面晶向为 (100);一第二表面区域，位于该硅基板上，其中该第二表面区域的表面晶向为(111);一互补式金属氧化物半导体电路，形成于该第一表面区域的一上表面； 一氮化镓层，覆盖该第二表面区域；以及 一光学元件，覆盖该氮化镓层。
15. 如权利要求14所述的集成电路结构，其中该互补式金属氧化物半导 体电路为一静电放电电路。
全文摘要
本发明提供一种集成电路结构，包括一半导体基板，具有一第一表面区域与一第二表面区域，其中该第一表面区域的表面晶向不同于该第二表面区域的表面晶向；一半导体元件，形成于该第一表面区域的一表面；以及一第三族氮化层，覆盖该第二表面区域，其中该第三族氮化层未延伸覆盖该第一表面区域。通过本发明将CMOS元件或二极管元件与光学元件形成于同一芯片上，因此其制造成本远低于不同芯片封装CMOS元件与光学元件的成本。且CMOS元件芯片与光学元件芯片间连接导线所产生的寄生电容及寄生电阻也会下降。此外，由于CMOS元件与光学元件均形成于具有适合表面晶向的硅基板/硅层上，因此，其元件性能也可大幅提升。
文档编号H01L27/085GK101562180SQ20091013405
公开日2009年10月21日 申请日期2009年4月8日 优先权日2008年4月16日
发明者余振华, 陈鼎元 申请人:台湾积体电路制造股份有限公司