专利名称：Y方向没有od间隙影响的标准单元的制作方法
技术领域：
本发明通常涉及一种半导体器件，尤其涉及一种金属氧化物半导体(MOS)器件， 并且甚至涉及一种MOS器件的应力改善。
背景技术：
在过去几十年里，半导体器件，例如金属氧化物半导体(MOS)器件的尺寸以及内 在特性的减少已使得集成电路每单位功能的速度、性能、密度和成本得到持续改善。根据 MOS器件的设计及其内在特征中的一个，调整位于MOS器件源极和漏极之间的栅极下方的 沟道区长度，改变了与沟道区有关的电阻，从而影响MOS器件的性能。特别是，沟道区长度 的縮短减小了 MOS器件的源-漏极电阻，当足够的电压被提供到MOS器件的栅极时，假设其 他特性维持相对不变，这样则可能使得源极与漏极之间的电流增加。 为了进一步增强MOS器件的性能，可以将应力引入到MOS器件的沟道区中，以改 善其载流子迁移率，这样接下来导致饱和电流的改善，因此改善了速度。通常，理想的是沿 源-漏方向(沟道长度方向)在n型MOS(NMOS)器件的沟道区中感应拉伸应力，以及沿沟 道长度方向在P型MOS (PMOS)器件的沟道区中感应压力。另一方面，PMOS和NMOS器件均 受益于沿沟道宽度方向的拉伸应力。 可以各种方式将应力施加给MOS器件，例如通过应力蚀刻停止层和/或应力浅沟 槽隔离(STI)区。图1显示了部分标准单元的设计版图，该标准单元包括PM0S器件2和 NMOS器件4。 PMOS器件2包括有源区6和位于有源区6上方的栅极10。 NMOS器件4包括 有源区8和位于有源区8上方的栅极10。 PMOS器件2和NMOS器件4的沟道区分别包括位 于栅极10下方的部分有源区6和8。 假设存在通过STI区14与有源区6分离开的另一个有源区12，其中有源区12和有 源区6之间的间隙为S1、STI区14通常将压力施加到有源区6上，并因而不利地影响PMOS 器件2的驱动电流。此外，由STI区14施加的压力大小受间隙SI的数值影B向，并且SI越 大，压力将越大。在利用标准单元设计形成的半导体芯片上，通常存在许多相对地随机放置 的标准单元，因此对于一个标准单元的间隙SI可以显著区别于对于另一个标准单元的间 隙1。这导致MOS器件的驱动电路显著变化，此外用于某些MOS器件的一些间隙SI可以很 大，以至于相应MOS器件的驱动电流被影响到某些设计不能接受的程度。因此需要新的标 准单元来解决上述问题。
发明内容
根据本发明的一个方面，提供了一种集成电路结构包括半导体衬底；位于半导体 衬底中的第一有源区；位于半导体衬底中并具有和所述第一有源区相反导电类型的第二有 源区。栅极带位于第一有源区和第二有源区上方，并与所述第一有源区和所述第二有源区 分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件。第一间隔条位于所述 半导体衬底中并连接到所述第一有源区。至少部分的所述第一间隔条与部分的所述第一有
4源区相邻并分离开。第二间隔条位于所述半导体衬底中并连接到所述第二有源区。至少部 分的所述第二间隔条与部分的所述第二有源区相邻并分离开。 根据本发明的另一方面，一种集成电路结构包括半导体衬底；位于所述半导体 衬底中的第一有源区；和位于所述半导体衬底中并具有和所述第一有源区相反导电类型的 第二有源区。栅极带位于所述第一有源区和所述第二有源区上方，并与所述第一有源区和 所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件。第一 间隔条位于所述半导体衬底中，并具有和所述第一有源区相同导电类型。所述第一间隔条 为和所述第一有源区相邻并分离的有源区。第二间隔条位于所述半导体衬底中，并具有和 所述第二有源区相同导电类型，其中所述第二间隔条为和所述第二有源区相邻并分离的附 加有源区。 根据本发明的再一方面，一种集成电路结构，包括具有第一边界、第二边界、第三 边界和第四边界的标准单元。所述第一边界和所述第二边界位于所述标准单元的相对两 端，以及所述第三边界和所述第四边界位于所述标准单元的相对两端。所述标准单元包括 半导体衬底；位于所述半导体衬底中的有源区；位于所述有源区上方的栅极带；以及作为 所述半导体衬底中附加有源区的间隔条。所述间隔条与全部的所述第三边界、部分的所述 第一边界以及部分的所述第二边界邻接。所述间隔条和所述有源区属于第一导电类型。绝 缘区形成在所述半导体衬底中，其中所述绝缘区位于至少部分的所述第一有源区和至少部 分的所述第一间隔条之间，并与它们邻接。 本发明的优点包括一个金属氧化物半导体(M0S)器件的有源区和相邻有源区之 间的间隙(沿Y方向)可调整，以及M0S器件的性能更可预知。
为了更全面地理解本发明及其优点，现在将结合附图给出下面的详细说明，其 中 图1显示了传统标准单元，其中该标准单元的MOS器件中有源区与相邻有源区之 间的间隙根据标准单元的位置来确定； 图2A、图2B和图2C为本发明实施例在制造过程中间阶段的俯视图和剖视图； 图3显示了具有与有源区断开的间隔条的实施例； 图4和图5为包括多个并联连接反相器的标准单元实施例； 图6显示了分接头(t即)单元的版图； 图7显示了填充单元(filler cell)的版图； 图8显示了包括标准单元、分接头单元和填充单元的电路结构，其中各个单元被
设置为多个行；以及 图9显示了仿真结果。
具体实施例方式
下面，将对本发明的优选实施例的实现及使用做出讨论。但是，应当了解本发明提 供许多可应用的发明概念，这些发明概念可以体现在各种特定环境下。文中讨论的特定实 施例仅阐述了本发明的实现及使用的特定方式，并不用来限制本发明的保护范围。
本发明提出了一种包括用来对施加到金属氧化物半导体(M0S)器件上的应力进 行调节的间隔条的新型集成电路，下面将对本发明优选实施例及其变化进行讨论。在本发 明的所有不同视图及实施例中，相似的参考数字将用于指示相似的元件。
图2A显示了本发明的一个实施例，该实施例提供了具有某种逻辑功能的标准单 元20的一部分。图示的标准单元20包括例如形成反相器的PM0S器件30和NM0S器件40， 虽然标准单元20可以包括更多的M0S器件(该图中未显示，可以参考图4和图5)。标准单 元20的上边界和下边界利用箭头21做出标记，以及左边界和右边界利用箭头21'做出标 记。PM0S器件30包括有源区32和位于有源区32上方的部分栅极带22。 NM0S器件40包 括有源区42和位于有源区42上方的部分栅极带22。如现有技术可知，位于栅极带22相对 侧的部分有源区32形成PM0S器件30的源极和漏极区，并且位于栅极带22相对侧的部分 有源区42形成NM0S器件40的源极和漏极区。 有源区32被重掺杂为p型，以及有源区42被重掺杂为n型。接触孔插塞102形成 在各个M0S器件30和40的源极和漏极区上方，并将该源极和漏极区连接到金属化层(图 中未显示)的上层金属线上。 间隔条34和44形成在标准单元20的边界上。图2B和2C显示了图2A所示结 构的剖视图，其中图2B、2C分别为沿图2A上2B-2B线和2C-2C线的剖视图。图2B和图2C 显示间隔条34和44为衬底100的一部分，并且由浅沟槽隔离(STI)区24和其他STI区限 定。间隔条34和44也被称作为有源区或者伪有源区。此外，间隔条34和44可以分别与 有源区32及42同时形成，并包括与有源区32及42大体相同的材料，虽然它们也可以不同 时形成并包括不同的材料。在随后的自对准的硅化物工艺(salicid印rocess)中，硅化物 区104也可以形成在间隔条34和44上，其中硅化物区104从有源区32上方到有源区36 和34(参考图2B)上方连续延伸，并且从有源区42上方到有源区46和44上方连续延伸。
返回参考图2A，在一个实施例中，每个间隔条34和44具有一部分(例如大约一 半)位于标准单元20的内部，并且另一部分位于标准单元20的外部。位于标准单元20外 侧的部分间隔条34和44可以实际上位于与标准单元20相邻的其他标准单元中。因此，如 果标准单元20被认为是与其他标准单元分离，则间隔条34和44邻近边界21，从而当从Y 方向(PM0S器件30和NM0S器件40的沟道宽度方向)将其他标准单元与标准单元20相邻 放置时，它们的间隔条34和44将分别与标准单元20的间隔条34和44相邻。优选地，间 隔条34和44与标准单元20的左边界21'和由边界21'邻近，从而当沿X方向(PM0S器件 30和NM0S器件40的沟道长度方向)放置其他标准单元与标准单元20相邻时，它们的间隔 条34和44将分别与标准单元20的间隔条34和44相邻。但是，可以认识到标准单元20 可以包括更多的M0S器件，并且间隔条34和44将相应地进一步延伸。在选择实施例中，间 隔条34和44通过STI区互相分离开。因此，沿Y方向，标准单元20将不会与相邻标准单 元分享共用的间隔条。 间隔条34可以与有源区36相邻。因此，间隔条34、有源区32以及有源区36可 以形成连续的有源区(参考图2B)。在一个实施例中，间隔条34和/或有源区36可以被 掺杂为P型，其中掺杂物可以在PM0S器件30的源极和漏极区形成的同时被引入。在替代 的实施例中，当形成PM0S器件30的源极和漏极区时，可以不对间隔条34和/或有源区36 进行掺杂。因此，间隔条34与有源区36可以为n型，并具有和各自n阱33(参考图2B和2C)大体相同的杂质浓度，其中PM0S器件30位于n阱33中。有源区36优选具有较小宽度 Wl (见图2A)，宽度Wl优选小于标准单元20宽度W2的大约百分之二十。此外，宽度Wl可 以小于有源区32宽度W3的大约百分之三十。 请注意，间隔条34不同于传统的可以靠近PM0S器件30形成的引出(pickup)区。 由于传统引出区需要具有和PMOS器件30形成其中的n阱相同的导电类型，因此传统引出 区必须被重掺杂有n型杂质。优选地，标准单元20中没有引出区形成，虽然可以形成一个 引出区。 类似地，间隔条44可以邻近有源区46。因此，间隔条44、有源区42和有源区46 形成连续的有源区(还参考图2B)。在一个实施例中，间隔条44和/或间隔条46被掺杂 为n型，其中掺杂物可以在NMOS器件40的源极和漏极区形成的同时被引入。在替代实施 例中，当形成NMOS器件40的源极和漏极区时，可以不对间隔条44和/或有源区46进行掺 杂。因此，间隔条44与有源区46可以为p型，并具有和各自p阱(图中未显示)或p型衬 底IOO(参考图2B和2C)相同的杂质浓度，其中NMOS器件40位于p阱或p型衬底100中。
间隔条34和有源区32具有预定固定间隙S2。这可以有利地控制STI区24施加到 有源区32的应力，而不管应力为拉伸应力还是压縮应力。作为比较，如果没有形成间隔条 34， STI区24可以沿间隙S2'的Y方向延时，直至到达另一个有源区(或者伪有源区)26。 这种情况下，应力的大小取决于标准单元20在对应芯片中的放置位置。由于间隙S2'可以 根据标准单元20的定位显著变化，因此由SIT区24提供的应力大小也显著变化，并因而对 应MOS器件的性能是不可预知的。但是，随着间隔条34和44的形成，应力是可控制的，并 且因而PMOS器件30和NMOS器件40的性能是可预知的。 如图3所示，间隔条34和/或44可以与对应的有源区32和42分离。除有源区 36和46由STI区24替代之外，图3所示实施例与图2A、图2B及图2C显示的实施例基本 相同。间隔条34 (其可以是p型的)可以因此电浮置在底层n阱区22 (参考图2B和图2C) 中，虽然其可以电连接到其他结构或电压电源上，例如接地。类似地，间隔条44 (其可以是 n型的)可以因此电浮置在底层p阱区(图中未显示)或p型衬底100(参考图2B和2C) 中，虽然其可以电连接到其他结构或电压电源上，例如接地。 图4显示了由四个并联连接的反相器构成的标准单元20。与图2A和2B显示的实 施例类似，形成的间隔条34和44用于限制有源区32和42与它们各自相邻的有源区之间 的间隙。间隔条34和44分别通过有源区36和46连接到有源区32和42上。图5显示了 与图4类似的结构，除了间隔条34和44与对应有源区32和42分离开。
图6显示了分接头(t即)单元60，分接头单元60可以作为用于n阱区和p阱区 (或P型衬底)的引出单元。图6还显示了一个附加标准单元20，以显示分接头单元60如 何可以与标准单元20相邻。分接头单元60包括重掺杂n型区62和重掺杂p型区64。 n型 区62作为用于图2B和图2C显示n阱区33的引出区，其中n阱区中定位有PMOS器件30， 并且p型区64作为用于p阱(图中未显示)或p型衬底100(如图2B和图2C显示)的引 出区，其中P阱或P型衬底100中定位有NM0S器件40。 n型区62可以与p型的间隔条34 邻接。在另一实施例中，形成P型区63与间隔条34及n型区62邻接。在又一个实施例中， 标记为63的区域为STI区，其中STI区将n型区62和间隔条34隔开。类似地，p型区64 可以和n型的间隔条44邻近。在其他实施例中，形成n型区65以与间隔条44及p型区64
7邻接。在又一个实施例中，标记为65的区域为STI区，其中该STI区将p型区64和间隔条 44隔开。 图7显示了填充单元70，其用于填充不使用的芯片区域。该图还显示了一个附加 标准单元20，以显示填充单元70如何能够与标准单元20邻接。填充单元70包括伪栅极带 (通常称作为多晶硅栅)72和伪有源区74及76。优选地，为了工艺方便，伪有源区74为p 型，同时伪有源区76为n型，虽然它们也可以被掺杂为相同的导电类型。间隔条34和44可 以安装在填充单元70内，从而当填充单元70靠近标准单元20放置时，间隔条34和44自 动连接，以形成从填充单元70向标准单元20中延伸的延伸带。 图8显示了如何集成标准单元20、分接头单元60以及填充单元70。图8包括三 行单元，其中第一行与第二行单元共享一个共用的间隔条44。类似地，间隔条34也由第二 行与第三行单元共享。可以注意到，位于标准单元20、分接头单元60以及填充单元70中的 间隔条34贯穿整个行形成一个长间隔条，并且位于标准单元20、分接头单元60以及填充单 元70中的间隔条44也贯穿整个行形成一个长间隔条。因此，沿Y方向任一PMOS器件与相 邻有源区之间的间隙由安装的间隔条34和44所限制，并因而间隙在可控范围内浮动，而不 管相邻行中具有何种结构。 虽然上文实施例中描述了间隔条形成在标准单元中，但是它们也可以形成在非标 准单元的其他结构中。此夕卜，间隔条34和44能够互相平行地依次形成，并且/或者与标准 单元的栅极带22基本上垂直。 本发明的实施例具有多个优点。通过限制Y方向相邻有源区之间的间隙，MOS器 件的性能变化被限制在可预知的范围内。图9显示了在包括五个不同电路的基准电路上执 行的仿真结构。X轴表示相邻有源区之间的Y向间隙(OD间隙)，并且Y轴表示基准电路的 速度。可以注意到，当允许间隙在大约0. 3 ii m到大约0. 6 y m之间波动时，基准电路的速度 在大约1. 568GHz和大约1. 58GHz之间变化。但是，利用本发明实施例，基准电路的速度可 以固定在大约1. 58GHz。本发明的实施例不需要额外的掩模和工艺步骤，因此在不需要额外 制造成本的情况下可以获得本发明的优点。 虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和 所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。此 外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、 手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于 目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它 们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明 可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、 手段、方法或步骤包含在其保护范围内。
8
权利要求
一种集成电路结构，包括半导体衬底；位于所述半导体衬底中的第一有源区；位于所述半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区；位于所述第一有源区和所述第二有源区上方的栅极带，所述栅极带与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件；位于所述半导体衬底中并连接到所述第一有源区的第一间隔条，其中至少部分的所述第一间隔条与部分的所述第一有源区相邻并分离开；以及位于所述半导体衬底中并连接到所述第二有源区的第二间隔条，其中至少部分的所述第二间隔条与部分的所述第二有源区相邻并分离开。
2. 如权利要求1所述的集成电路结构，其中所述第一间隔条和所述第一有源区为第一导电类型，所述第二间隔条和所述第二有源区为与所述第一导电类型相反的第二导电类型。
3. 如权利要求2所述的集成电路结构，还包括位于所述半导体衬底中并具有与所述第一间隔条及所述第一有源区相同导电类型的第三有源区；以及位于所述半导体衬底中并具有与所述第二间隔条及所述第二有源区相同导电类型的第四有源区，其中所述第三有源区位于所述第一间隔条和所述第一有源区之间并与所述第一间隔条和所述第一有源区邻接，并且所述第四有源区位于所述第二间隔条和所述第二有源区之间并与所述第二间隔条和所述第二有源区邻接。
4. 如权利要求1所述的集成电路结构，其中所述第一有源区和所述第一间隔条通过第一浅沟槽隔离区互相完全分离，并且其中所述第二有源区和所述第二间隔条通过第二浅沟槽隔离区互相完全分离。
5. —种集成电路结构，包括半导体衬底；位于所述半导体衬底中的第一有源区；位于所述半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区；位于所述第一有源区和所述第二有源区上方的栅极带，所述栅极带与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件；位于所述半导体衬底中并具有和所述第一有源区相同导电类型的第一间隔条，其中所述第一间隔条为和所述第一有源区相邻并分离的有源区；以及位于所述半导体衬底中并具有和所述第二有源区相同导电类型的第二间隔条，其中所述第二间隔条为和所述第二有源区相邻并分离的附加有源区。
6. 如权利要求1或5所述的集成电路结构，其中所述第一间隔条、所述第二间隔条、所述第一金属氧化物半导体器件以及所述第二金属氧化物半导体器件位于标准单元的边界中。
7. 如权利要求6所述的集成电路结构，其中每个所述第一间隔条和所述第二间隔条与所述标准单元的三个边界邻接。
8. 如权利要求5所述的集成电路结构，还包括位于所述第一有源区和所述第一间隔条之间并与所述第一有源区和所述第一间隔条邻接的第一浅沟槽隔离区，以及位于所述第二有源区和所述第二间隔条之间并与所述第二有源区和所述第二间隔条邻接的第二浅沟槽隔离区。
9. 如权利要求1或5的集成电路结构，还包括分接头单元(t即)，所述分接头单元包括用于阱区的引出区，其中所述第一有源区位于所述阱区内，并且其中所述分接头单元还包括与所述第一间隔条邻接并具有相同导电类型的第三间隔条。
10. 如权利要求1或5所述的集成电路结构，还包括填充单元，所述填充单元包括伪栅极带和伪有源区，其中所述填充单元还包括与所述第一间隔条邻接并具有相同导电类型的第三间隔条。
11. 一种集成电路结构，包括包括第一边界、第二边界、第三边界和第四边界的标准单元，其中所述第一边界和所述第二边界位于所述标准单元的相对端，以及所述第三边界和所述第四边界位于所述标准单元的相对端，并且其中所述标准单元包括半导体衬底；位于所述半导体衬底中的第一有源区；位于所述第一有源区上方的栅极带；作为所述半导体衬底中附加有源区的第一间隔条，其中所述第一间隔条与全部的所述第三边界、部分的所述第一边界以及部分的所述第二边界邻接，并且其中所述第一间隔条和所述第一有源区属于第一导电类型；以及位于所述半导体衬底中的第一绝缘区，其中所述第一绝缘区位于至少部分的所述第一有源区和至少部分的所述第一间隔条之间，并与至少部分的所述第一有源区和至少部分的所述第一间隔条邻接。
12. 如权利要求ll所述的集成电路结构，还包括位于所述半导体衬底中的第二间隔条，其中所述第二间隔条与全部的所述第四边界、部分的所述第一边界以及部分的所述第二边界邻接，并且其中所述第二间隔条和第二有源区属于和所述第一导电类型相反的第二导电类型；位于所述半导体衬底中的二绝缘区，其中所述第二绝缘区位于至少部分的所述第二有源区和至少部分的所述第二间隔条之间，并与至少部分的所述第二有源区和至少部分的所述第二间隔条邻接；以及位于所述第一间隔条上方并与所述第一间隔条邻接的硅化物区。
13. 如权利要求11所述的集成电路结构，还包括分接头单元，所述分接头单元包括与所述第一间隔条邻接并形成直线间隔条的第二间隔条。
14. 如权利要求11所述的集成电路结构，还包括填充单元，所述填充单元包括伪栅极带；伪有源区；以及与所述第一间隔条邻接并形成直线间隔条的第二间隔条。
15. 如权利要求ll所述的集成电路结构，还包括位于所述半导体衬底中并具有和所述第一间隔条及所述第一有源区相同导电类型的第二有源区，其中所述第二有源区位于部分的所述第一间隔条和部分的所述第一有源区之间，并与部分的所述第一间隔条和部分的所述第一有源区邻接。
全文摘要
一种集成电路结构包括半导体衬底；位于半导体衬底中的第一有源区；位于半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区。栅极带位于第一有源区和第二有源区上方，并与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件。第一间隔条位于所述半导体衬底中并连接到所述第一有源区上。至少部分的所述第一间隔条与部分的所述第一有源区相邻并分离开。第二间隔条位于所述半导体衬底中并连接到所述第二有源区上。至少部分的所述第二间隔条与部分的所述第二有源区相邻并分离开。
文档编号H01L29/78GK101714557SQ20091017812
公开日2010年5月26日 申请日期2009年9月27日 优先权日2008年9月29日
发明者侯永清, 戴春晖, 李秉中, 田丽钧, 郭大鹏, 陈淑敏, 鲁立忠 申请人:台湾积体电路制造股份有限公司