专利名称：一种可控硅整流器静电防护器件的制作方法
技术领域：
本发明属于半导体静电保护技术领域，具体涉及一种可控硅整流器静电防护器 件。
背景技术：
静电防护一直是困扰集成电路版图设计的一大难题，为此已有无数的静电防护器 件结合相关的工艺、版图结构设计出来以保证集成电路在实际使用中不会受到静电放电 (Electrostatic Discharge,ESD)的破坏。但是集成电路(Integrated Circuit, IC)也因 为这些电路和结构的存在而使芯片本身的面积增大，流片成本提高。所以在如何使集成电 路具备高抗静电能力的同时最大程度地降低集成电路成本也是所有人关注的问题。我们通常使用的场氧化层N型金属氧化物半导体(N-charmel MetalOxide Semiconductor,NM0S)晶体管保护结构如图1所示，用此结构做ESD保护时还需加一个二级 的薄栅NMOS保护管，100是P-衬底，102是做在衬底上的P阱注入区，104是二级薄栅NMOS 保护管的栅区，106是作为栅的场氧化层及其上覆盖的金属层，108所代表的N+注入区实际 是一个N+的电阻。此结构占用的版图面积较小，但抗ESD能力不高，通常在人体放电模式 (Human body model,HBM)测试中只能达到4000V左右；而目前用的较多的寄生可控硅整流 器(Silicon Controlled Rectifier, SCR)结构如图 2 所示，100 是 P-衬底，102 和 110 分 别是做在衬底上的P阱注入区和N阱注入区。寄生SCR在正偏和反偏时的工作电压都很 低，使得它可以在瞬间释放大部分的静电电流，且所需版图面积非常小，在HBM测试中可以 抗8000V，但是寄生SCR需要有一个触发电压，如果此触发电压过高，则寄生SCR未工作之前 ESD电压已对IC内部电路造成损伤。
发明内容
本发明要解决的技术问题是提供一种可控硅整流器静电防护器件，可以在保证不 增加电路版图面积的同时大大地增加电路输入输出口的抗静电能力。为解决上述技术问题，本发明提供了一种可控硅整流器静电防护器件，包括P型 衬底10，在所述P型衬底10上包括有N阱注入区32和P阱注入区30 ；所述N阱注入区32 内包括有第一 N+注入区16和第一 P+注入区18 ；所述P阱注入区30内包括有第三N+注 入区沈、第四N+注入区22和第二 P+注入区观，所述第三N+注入区沈和第四N+注入区 22之间的P阱注入区30表面覆盖有场氧化层及覆盖场氧化层上的导电层24。所述覆盖场氧化层上的导电层可以采用金属或多晶硅。上述可控硅整流器静电防护器件应用于集成电路中，其具体线路连接关系如下N阱注入区32中的第一 N+注入区16、第一 P+注入区18、P阱注入区30中的第三 N+注入区沈和场氧化层上的导电层连接到压焊点PAD ；P阱注入区30中的第四N+注入区 22和第二 P+注入区28连接到地VSS。可选的，所述可控硅整流器静电防护器件还包括第二 N+注入区20，设置于所述N阱注入区32和P阱注入区30连接处，并跨接在所述N阱注入区32和P阱注入区30之间。 对应的可控硅整流器静电防护器件线路连接关系为所述第二 N+注入区20连接到第三N+ 注入区26。可选的，所述第三N+注入区沈、第四N+注入区22其中之一接地。所述N阱注入 区32靠近所述接地的N+注入区。可选的，在所述第三N+注入区06)加入一 N阱注入区40。本发明提供的可控硅整流器静电防护器件，结合了传统的SCR静电防护特性和场 氧化层NMOS管静电防护特性。既可以解决因栅氧化层引起的电路的耐压能力低的问题，同 时解决了 SCR的高触发电压所导致的静电破坏内部电路的问题。从而在不需要增加额外的 工艺流程的前提下可以以较小的面积、高效的防静电能力对集成电路输入输出口进行ESD 保护。
图1是现有技术的场氧化层NMOS管及其二级薄栅NMOS管剖面结构示意图；图2是现有技术的寄生SCR剖面结构示意图；图3是本发明的一种实施例的剖面结构示意图；图4是图3所示器件的俯视图；图5是本发明的另一种实施例的剖面结构示意具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实 施方式作进一步的详细描述。本实施例的SCR静电防护器件包括N阱注入区32及其内的第一 P+注入区18、第 一 N+注入区16，P阱注入区30及其内的第三N+注入区洸、第四N+注入区22、第二 P+注 入区28。第三N+注入区沈和第四N+注入区22之间的P阱注入区30表面覆盖有场氧化层 及覆盖场氧化层上的导电层对。该导电层可以采用金属或多晶硅。P阱注入区30内的第 三N+注入区沈、第四N+注入区22及它们之间的场氧化层及其上的导电层M形成了场氧 化层NMOS管。本实施例的SCR静电防护器件的触发电压由该场氧化层NMOS管提供。场氧 化层及其上的导电层M作为栅，第三N+注入区沈为漏区，第四N+注入区22为源区。将N 阱注入区32中的第一 N+注入区16、第一 P+注入区18、P阱注入区30中的第三N+注入区 26和场氧化层NMOS管的栅极连接到压焊点PAD。将P阱注入区30中的第四N+注入区22 和第二 P+注入区28连接到地VSS。当场氧化层NMOS管被一次击穿时，可以触发寄生SCR 导通，使ESD电流泻放到地，从而保护IC的内部电路不被损坏。为进一步缩短SCR放电通路，降低功耗，将N阱注入区32及其中的注入区设置于 靠近场氧化层NMOS管的源区22的那一端。为防止在SCR触发之前电路被静电损坏，在N阱注入区32和P阱注入区30的交 接处设置一个第二 N+注入区20。其对应的SCR静电防护器件的剖面结构示意图如图3所 示，对应的俯视图如图4所示。从图3中可以看出，通过N阱注入区32，第二 N+注入区20与第一 N+注入区16之间形成一个较小的N阱电阻。第三N+注入区沈通过金属线与第二 N+注入区20相连。作为一种优选的方式，本发明提供的SCR静电防护器件的另一种实施例的剖面结 构示意图如图5所示。在第三N+注入区沈加入一个第二 N阱注入区40。一方面可以使该 第三N+注入区沈的耐压能力增强；另一方面，可以增加P阱注入区30到地的电阻，使SCR 更容易被触发。在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应 当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
权利要求
1.一种可控硅整流器静电防护器件，其特征在于，所述可控硅整流器静电防护器件包 括P型衬底(10)，在所述P型衬底(10)上包括有N阱注入区(32)和P阱注入区(30)；所 述N阱注入区(32)内包括有第一 N+注入区(16)和第一 P+注入区(18)；所述P阱注入区 (30)内包括有第三N+注入区( )、第四N+注入区0 和第二 P+注入区( )，所述第三 N+注入区06)和第四N+注入区02)之间的P阱注入区(30)表面覆盖有场氧化层及覆盖 场氧化层上的导电层04)。
2.根据权利要求1所述的可控硅整流器静电防护器件，其特征在于，所述覆盖场氧化 层上的导电层为金属或多晶硅。
3.根据权利要求1所述的可控硅整流器静电防护器件，其特征在于，所述可控硅整流 器静电防护器件还包括第二 N+注入区(20)，设置于所述N阱注入区(32)和P阱注入区 (30)连接处，并跨接在所述N阱注入区(32)和P阱注入区(30)之间。
4.根据权利要求1所述的可控硅整流器静电防护器件，其特征在于，所述第三N+注入 区( )、第四N+注入区02)其中之一接地。
5.根据权利要求4所述的可控硅整流器静电防护器件，其特征在于，所述N阱注入区 (32)靠近所述接地的N+注入区。
6.根据权利要求1或2或3或4或5所述的可控硅整流器静电防护器件，其特征在于， 在所述第三N+注入区06)加入一 N阱注入区00)。
全文摘要
本发明提供了一种可控硅整流器静电防护器件，包括P型衬底，在所述P型衬底上包括有N阱注入区(32)和P阱注入区(30)；所述N阱注入区(32)内包括有第一N+注入区(16)和第一P+注入区(18)；所述P阱注入区(30)内包括有第三N+注入区(26)、第四N+注入区(22)和第二P+注入区(28)，所述第三N+注入区(26)和第四N+注入区(22)之间的P阱注入区(30)表面覆盖有场氧化层及覆盖场氧化层上的导电层(24)。本发明提供的可控硅整流器静电防护器件，结合了传统的SCR静电防护特性和场氧化层NMOS管静电防护特性，以较小的面积、高效的防静电能力对集成电路输入输出口进行ESD保护。
文档编号H01L27/04GK102064173SQ20091019884
公开日2011年5月18日 申请日期2009年11月17日 优先权日2009年11月17日
发明者严淼, 彭云武, 朱立群 申请人:无锡华润矽科微电子有限公司