专利名称：一种多晶硅层间介质刻蚀方法
技术领域：
本发明涉及半导体制造技术，特别涉及一种非易挥发性存储器件的多晶硅层间介 质刻蚀方法。
背景技术：
目前，闪存作为一种主要的非易挥发性(NV，Non-Volatile)存储器件，其在智 能卡、为控制器等领域有广泛的应用，相比另一种非挥发性存储器件电可擦除只读存储器 (EEPROM, Electrically Erasable Programmable Read Only Memory),闪存具有明显的 面积上的优势，但是，(最小尺寸)0. 22微米的闪存长期存在外围电路区的高压器件栅氧 化层的电性厚度失效问题，失效率在百分之三十左右，分析发现栅氧化层电性厚度与氧化 层-氮化层-氧化层(0N0)干法刻蚀后前层氧化层厚度相关。非挥发性存储器件的闪存包括存储单元区和外围电路区等组成部分，在闪存的制 造过程中，一般会在存储单元区和外围电路区同时生长器件层，然后根据不同功能的需要 通过光刻和刻蚀等步骤形成存储单元区和外围电路区的不同结构。存储单元区主要包括栅 氧化层、浮栅、0N0多晶硅层间介质和控制栅。外围电路区主要有高压器件栅氧化层和高压 器件控制栅等。现有技术闪存中制造外围电路区过程中多晶硅层间介质刻蚀的具体工艺步 骤如图1所示，图加至加为现有技术闪存多晶硅层间介质刻蚀流程中外围电路区和存储 单元区剖面示意图。步骤11、在晶圆101的前层氧化层102上沉积第一多晶硅层103，在外围电路区和 存储单元区得到如图加所示结构，其中右边部分表示外围电路区，左边部分表示存储单元 区；本步骤中，沉积第一多晶硅层103是用炉管生长实现的；步骤12、对第一多晶硅层103进行光刻和干法刻蚀，去掉外围电路区的第一多晶 硅层103，露出前层氧化层102，在存储单元区形成浮栅，得到如图2b所示结构；本步骤中的光刻和干法刻蚀是指，先在第一多晶硅层103表面涂抹一层光刻胶， 然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，然后对第一多晶硅层103表 面没有被光刻胶图案覆盖的部分进行干法刻蚀，最后清洗残留在第一多晶硅层103表面的 光刻胶；本步骤中，干法刻蚀是用等离子气体刻蚀。。步骤13、晶圆101的器件面沉积多晶硅层间介质(IPD，Inter-poly Dielectric)， 组成为氧化层-氮化层-氧化层；本步骤中，如图2c所示，IPD的具体结构是由底部厚度为40埃的下氧化层104，中 间厚度为100埃的氮化层105和顶部厚度为40埃的上氧化层106组成。步骤14、晶圆101的器件面光刻后干法刻蚀外围电路区IPD ；本步骤中的光刻是指，先在晶圆101器件面涂抹一层光刻胶，然后按照需要的掩 模板图案进行曝光和显影使光刻胶图案化；3
本步骤中，如图2d所示，干法刻蚀外围电路区IPD是去除没有被光刻胶图案覆盖 的部分进行干法刻蚀，通过干法刻蚀完全去除上氧化层106和氮化层105，并控制此干法刻 蚀在下氧化层104停止；本步骤中，干法刻蚀所用的气体是三氟甲烷(CHF3)、氩气(Ar)和氧气(O2)。步骤15、湿法刻蚀外围电路区残留的下氧化层104和部分前层氧化层102，得到如 图2e所示结构；本步骤中，湿法刻蚀是利用步骤14中光刻和干法刻蚀后留下的光刻窗口作为掩 膜，光刻窗口是指上一步骤14中光刻留下的光刻胶；本步骤中，湿法刻蚀是用低浓度缓冲层氧化物刻蚀方法，且得到前层氧化层的厚 度应控制在10埃；本步骤中，在湿法刻蚀去除外围电路区残留的下氧化层104和部分前层氧化层 102后还要清洗残留在IPD表面的光刻胶。步骤16、晶圆101的器件面生长高压器件栅氧化层；本步骤中，生长高压器件栅氧化层是用炉管生长。步骤17、晶圆101的器件面沉积第二多晶硅层；本步骤中，第二多晶硅层在存储单元区形成控制栅，在外围电路区形成高压器件 控制栅；本步骤中，沉积第二多晶硅层是用炉管生长实现。在以上步骤中，对外围电路区IPD的刻蚀是采用先干法刻蚀，在保证完全去除ONO 三层材料中的上氧化层和氮化层之后再用湿法刻蚀去除残留的下氧化层，然而由于干法刻 蚀需要去除上氧化层的二氧化硅和氮化层的氮化硅两种材料，而现有的刻蚀配方无法找到 一个稳定的刻蚀速率，并且也很难通过对干法刻蚀配方(recipe)的调整找到最佳的刻蚀 时间。因此，上述干法刻蚀会使残留的下氧化层的厚度不均勻，甚至干法刻蚀用的等离子气 体已经对前层氧化层下方的硅衬底产生损伤，影响后续工艺中炉管生长的高压器件栅氧化 层电性厚度，导致器件失效。
发明内容
有鉴于此，本发明解决的技术问题是干法刻蚀去除上氧化层和氮化层会造成残 留的下氧化层厚度不均勻，甚至导致不同程度的硅衬底损伤，影响后续工艺中炉管生长的 氧化层电性厚度，导致器件失效。为解决上述问题，本发明的技术方案具体是这样实现的—种多晶硅层间介质的刻蚀方法，应用于闪存中制造外围电路区过程中，该方法 包括提供晶圆，所述晶圆的器件面上具有前层氧化层；在所述前层氧化层上沉积多晶硅层；对所述多晶硅层进行光刻和干法刻蚀去除外围电路区多晶硅层；在所述晶圆的器件面沉积多晶硅层间介质，包括上氧化层，氮化层和下氧化层三 部分；对所述晶圆的器件面光刻后第一湿法刻蚀去除外围电路区上氧化层；
干法刻蚀去除外围电路区的氮化层；第二湿法刻蚀外围电路区的下氧化层和部分前层氧化层。所述沉积多晶硅层是用炉管生长。所述第一湿法刻蚀去除上氧化层是用低浓度缓冲层氧化物刻蚀方法。所述干法刻蚀所用的气体是三氟甲烷CHF3和氧气02。所述干法刻蚀去除外围电路区的氮化层后得到的下氧化层与前层氧化层厚度之 和的范围是150埃到180埃之间。所述第二湿法刻蚀外围电路区的下氧化层和前层氧化层是用低浓度缓冲层氧化 物刻蚀方法。所述第二湿法刻蚀外围电路区的下氧化层和部分前层氧化层得到前层氧化层的 厚度范围是10埃到15埃之间。由上述技术方案可见，本发明改进了现有技术的IPD干法刻蚀，针对IPD的氧化 层-氮化层-氧化层的三层结构，依次用第一湿法刻蚀去除上氧化层、干法刻蚀去除氮化层 以及第二湿法刻蚀去除下氧化层。此法中的干法刻蚀去除单一氮化层薄层，刻蚀速率稳定， 可以使得剩余氧化层厚度均勻，此过程中对衬底的影响很一致。因此，本发明能够减小硅衬 底损伤，降低高压器件栅氧化层的电性厚度的失效率。
图1为现有技术闪存中制造外围电路区过程中多晶硅层间介质刻蚀的具体工艺 步骤；图加至加为现有技术闪存多晶硅层间介质刻蚀流程中存储单元区和外围电路区 剖面示意图；图3为本发明闪存中制造外围电路区过程中多晶硅层间介质刻蚀的具体工艺步 骤；图如至图4f为本发明闪存多晶硅层间介质刻蚀流程中存储单元区和外围电路区 剖面示意图。
具体实施例方式为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。本发明闪存中制造外围电路区过程中多晶硅层间介质刻蚀的具体工艺步骤如图3 所示，图如至图4f表示本发明闪存的多晶硅层间介质刻蚀流程中外围电路区和存储单元 区剖面示意图步骤31、在晶圆101的前层氧化层102上沉积第一多晶硅层103，外围电路区和 存储单元区得到如图如所示结构，其中右边部分表示外围电路区，左边部分表示存储单元 区；本步骤中，沉积第一多晶硅层103是用炉管生长实现。步骤32、光刻和干法刻蚀外围电路区第一多晶硅层103 ；如图所示，干法刻蚀会去掉外围电路区的第一多晶硅层103，露出前层氧化层102，在存储单元区形成浮栅，得到如图4b所示结构；本步骤中的光刻和干法刻蚀是指，先在晶圆101器件面涂抹一层光刻胶，然后按 照需要的掩模板图案进行曝光和显影使光刻胶图案化，然后对第一多晶硅层103表面没 有被光刻胶图案覆盖的部分进行干法刻蚀，最后清洗残留在第一多晶硅层103表面的光刻 胶；本步骤中，干法刻蚀是用等离子气体刻蚀。步骤33、晶圆101的器件面沉积多晶硅层间介质(IPD，Inter-poly Dielectric) (ΟΝΟ)；如图所示4c，IPD的具体结构是由底部厚度为40埃的下氧化层104，中间厚度为 100埃的氮化层105和顶部厚度为40埃的上氧化层106组成。步骤34、晶圆101的器件面光刻后第一湿法刻蚀外围电路区IPD的上氧化层106 ；本步骤中的光刻是指，先在晶圆10器件面IOa涂抹一层光刻胶，然后按照需要的 掩模板图案进行曝光和显影使光刻胶图案化；本步骤中，第一湿法刻蚀外围电路区IPD上氧化层106是指，对没有被光刻胶图案 覆盖的部分进行湿法刻蚀，完全去掉IPD中上氧化层106，得到如图4d所示的结构；本步骤中，第一湿法刻蚀是用低浓度缓冲层氧化物刻蚀方法。步骤35、干法刻蚀外围电路区IPD的氮化层105 ；本步骤中，干法刻蚀是利用步骤34中光刻后留下光刻窗口作为掩膜进行的，光刻 窗口是指上一步骤14中光刻留下的光刻胶；本步骤中，干法刻蚀外围电路区IPD的氮化层105是指，对没有被光刻胶图案覆盖 的部分进行干法刻蚀，完全去掉IPD的氮化层105，得到如图如所示的结构；本步骤中，干法刻蚀所用的气体是三氟甲烷(CHF3)和氧气(O2)；本步骤中，干法刻蚀后得到外围电路区残留下氧化层104与前层氧化层102厚度 之和的范围控制在150埃到180埃之间，最佳取值为170埃；本步骤中，由于干法刻蚀只去除外围电路区IPD的氮化层105，用现有的刻蚀配方 可以很好控制刻蚀的时间，因此所述干法刻蚀能够得到较平坦且厚度均勻的下氧化层104。步骤36、第二湿法刻蚀外围电路区残留的下氧化层104和部分前层氧化层102 ；本步骤中，第二湿法刻蚀是利用步骤34中光刻后留下光刻窗口为掩膜进行的，光 刻窗口是指上一步骤14中光刻留下的光刻胶；本步骤中，第二湿法刻蚀外围电路区残留的下氧化层104和部分前层氧化层102 是指，对没有被光刻胶图案覆盖的部分进行湿法刻蚀，完全去除IPD的下氧化层104和其下 方的部分前层氧化层102，得到如图4f所示的结构；本步骤中，第二湿法刻蚀是用低浓度缓冲层氧化物刻蚀方法，且得到前层氧化层 102的厚度范围控制在10埃到15埃之间，最佳取值为14埃；本步骤中，第二湿法刻蚀外围电路区残留的下氧化层104和部分前层氧化层102 后还要清洗残留在IPD表面的光刻胶。步骤37、晶圆101的器件面生长高压器件栅氧化层；本步骤中，生长高压器件栅氧化层是用炉管生长。步骤38、晶圆101的器件面沉积第二多晶硅层；6
本步骤中，第二多晶硅层在存储单元区形成控制栅，在外围电路区形成高压器件 控制栅；本步骤中，沉积第二多晶硅层是用炉管生长。在本发明中，由于湿法刻蚀工艺比较成熟，步骤34的第一湿法刻蚀可以通过控制 刻蚀时间，达到完全去除外围电路区IPD的上氧化层并且几乎不损伤氮化层的目的。这就 为步骤35的干法刻蚀去除外围电路区氮化层提供了良好的前提条件，另外步骤35中干法 刻蚀所用的气体对氮化层的氮化硅的刻蚀速率远大于对氧化层的二氧化硅的刻蚀速率，这 就保证了能够通过工艺控制达到完全去除外围电路区氮化层得到厚度均勻的下氧化层，并 且不损伤硅衬底，使步骤36的第二湿法刻蚀去除外围电路区残留的下氧化层和部分前层 氧化层更容易控制在理想的范围内。最后得到平坦和厚度稳定的前层氧化层，降低后续工 艺生长的高压器件栅氧化层的电性厚度的失效率。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。
权利要求
1.一种多晶硅层间介质的刻蚀方法，应用于闪存中制造外围电路区过程中，该方法包括提供晶圆，所述晶圆的器件面上具有前层氧化层； 在所述前层氧化层上沉积多晶硅层；对所述多晶硅层进行光刻和干法刻蚀去除外围电路区多晶硅层；在所述晶圆的器件面沉积多晶硅层间介质，包括上氧化层，氮化层和下氧化层三部分；对所述晶圆的器件面光刻后第一湿法刻蚀去除外围电路区上氧化层； 干法刻蚀去除外围电路区的氮化层； 第二湿法刻蚀外围电路区的下氧化层和部分前层氧化层。
2.如权利要求1所述的方法，其特征在于所述沉积多晶硅层是用炉管生长。
3.如权利要求1所述的方法，其特征在于所述第一湿法刻蚀去除上氧化层是用低浓 度缓冲层氧化物刻蚀方法。
4.如权利要求1所述的方法，其特征在于所述干法刻蚀所用的气体是三氟甲烷CHF3 和氧气O2。
5.如权利要求1所述的方法，其特征在于所述干法刻蚀去除外围电路区的氮化层后 得到的下氧化层与前层氧化层厚度之和的范围是150埃到180埃之间。
6.如权利要求1所述的方法，其特征在于所述第二湿法刻蚀外围电路区的下氧化层 和前层氧化层是用低浓度缓冲层氧化物刻蚀方法。
7.如权利要求1所述的方法，其特征在于所述第二湿法刻蚀外围电路区的下氧化层 和部分前层氧化层得到前层氧化层的厚度范围是10埃到15埃之间。
全文摘要
本发明公开了一种多晶硅层间介质刻蚀方法，该方法包括先第一湿法刻蚀多晶硅层间介质的上氧化层，再干法刻蚀氮化层，最后第二湿法刻蚀下氧化层和其下方的前层氧化层。本发明提供的方法能够得到较平坦的前层氧化层，减小硅衬底的损伤，降低高压器件栅氧化层的电性厚度的失效率。
文档编号H01L21/8247GK102054782SQ200910198789
公开日2011年5月11日 申请日期2009年11月9日 优先权日2009年11月9日
发明者吴爱明, 庄晓辉, 张世栋, 李俊, 王三坡 申请人:中芯国际集成电路制造(上海)有限公司