改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法。
【背景技术】
[0002]随着集成电路技术进入超大规模集成电路时代，集成电路的工艺尺寸向着65nm以及更小尺寸的结构发展，同时对晶圆制造工艺提出了更高更细致的技术要求。其中，晶圆的多晶硅栅极的关键尺寸日益成为多晶硅刻蚀的关键参数，所述的多晶硅栅极关键尺寸决定器件门电路的工作性能，对晶圆的良率的影响也越来越敏感。
[0003]在当前广泛使用的多晶硅栅极的刻蚀工艺中，多晶硅栅极关键尺寸的大小是由硬质掩模层(HM = hard mask)关键尺寸大小来传递的，而硬质掩膜层的关键尺寸大小调整是由多晶娃栅极刻蚀工艺步骤中硬质掩膜层的修饰(Hard Mask Trim，简称HM trim)步骤时间来决定。通过调整HM trim工艺步骤的刻蚀时间来控制硬质掩模层关键尺寸的大小，从而达到控制最终多晶硅栅极关键尺寸大小。
[0004]目前在大规模晶圆制造过程中，随着晶圆加工数量的不断增加，刻蚀腔体的内部环境会随之发生变化，即前一片/批晶圆对后一片/批有着某种程度的影响，具有记忆效应。这种记忆效应其中主要体现在聚合物的堆积，即在刻蚀腔壁上，聚合物的类型会根据等离子体反应物和反应产物的不同而有所不同，主要分为无机聚合物和有机聚合物等。目前对于刻蚀工艺过程中聚合物在刻蚀腔壁的堆积引起的记忆效应的研宄在工业上已给出了多种措施且已经具有很好的改善效果，其中使用最广泛的如无晶圆自动干法蚀刻清洁方法(Waferless Auto-Cleaning，简称WAC)和先进刻蚀腔体刻蚀条件控制(Advancedchamber condit1n control，简称AC3)，通常使用含氟NF3气体去除无机类聚合物，使用02去除有机类聚合物并在清洁之后的刻蚀腔体内壁上沉淀一层类似二氧化硅的聚合物，这些WAC-AC3步骤能有效抑制腔体的记忆效应。
[0005]但是，为了维持晶圆作业的持续可靠性，刻蚀作业腔体在进行刻蚀作业一定RF时数后需要对刻蚀腔体进行维护保养，针对于刻蚀腔体在维护保养时更换新的内部器件后，这些WAC-AC3工艺在维护保养后的RF较短的初期并不能很好的维持刻蚀腔体内壁环境的一致性。
[0006]目前，在65nm及更小尺寸工艺制造过程中，刻蚀腔体维护保养之后，为了测试刻蚀腔体的稳定性，在大规模生产前需要优先作业一片或几片晶圆测试刻蚀腔体的稳定性，根据测试的结果决定是否需要调整HM trim的刻蚀时间，但是刻蚀腔体维护保养所更换的刻蚀腔体内壁部件(表面有Y2O3涂层的刻蚀腔体内壁(chamber liner)和刻蚀腔顶壁(topchamber))并非是全新部件，而是在上次维护保养后卸下的经过清洗处理过的内壁部件，这些不同使用RF时数的内壁部件由于其表面的粗糙度随RF时数不同而表现出不同的差异，这种差异在WAC-AC3作业之后，内壁器件表面吸附的聚合物的能力也不同，正是这些不同作业RF时数的内壁部件对AC3作用中沉淀的聚合物吸附能力的不同使得对于优先作业的一片或几片测试晶圆的影响也是不同的，而直接根据目前在多晶硅栅极刻蚀过程中使用的先进制程控制(Advanced process control，简称APC)系统调控多晶娃刻蚀工艺参数会使得优先作业的一片或几片晶圆具有较高的作业风险，主要表现在多晶硅栅极关键尺寸的漂移，最终导致晶圆的电性参数达不到产品规格要求，产品良率下降等问题。
[0007]中国专利CN103681287A公开了一种控制多晶硅栅极关键尺寸的方法，所述方法是根据在WAC-AC3工艺过程在所沉积的硅氧聚合物厚度定量的来控制多晶硅栅极刻蚀后的关键尺寸，该方法克服了现有技术中自由粒子对多晶硅刻蚀腔体氛围的影响不可控，无法定量地控制多晶硅栅极关键尺寸的难题，但针对每次刻蚀腔体维护保养后如何控制多晶硅栅极关键尺寸稳定性问题无法很好地解决。
[0008]中国专利CN101930921A公开了一种提高栅极尺寸均匀性的方法，该方法包括:在晶圆衬底上依次形成栅极氧化层，多晶硅层，底部抗反射涂层以及涂布光阻层；对所述光阻进行修饰(trim)，用于定义多晶硅栅极的位置；对所述底部抗反射涂层进行主刻蚀和过刻蚀；刻蚀所述多晶硅层形成栅极；去除光阻和底部抗反射涂层；专利核心在于。刻蚀反应腔内采用偏置电压，对光阻进行修饰。采用该方法可以大大提高多晶硅栅极关键尺寸的均匀性。
[0009]上述两件专利都未解决现有技术中刻蚀腔体维护保养时更换内壁部件后多晶硅栅极关键尺寸的偏移问题，无法定量地针对刻蚀腔体维护保养后多晶硅栅极关键尺寸进行调整，同时在多晶硅栅极关键尺寸出现问题时难以快捷准确的找到问题的切入点，从而影响晶圆的电学性能和广品良率。
【发明内容】
[0010]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够明显改善刻蚀腔体维护保养后多晶硅栅极关键尺寸的稳定性，保证晶圆的电性参数达到产品规格要求的方法。
[0011]为了实现上述技术目的，根据本发明，提供了一种改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法，包括:第一步骤:提供用于多晶硅栅极刻蚀工艺的等离子体反应刻蚀腔体和需要进行多晶硅栅极刻蚀处理的半导体结构；第二步骤:在等离子体反应刻蚀腔体中对所述半导体结构进行多晶硅栅极刻蚀处理，在所述多晶硅栅极刻蚀处理过程中利用硬质掩模层修饰工艺来控制多晶硅栅极关键尺寸线宽大小；第三步骤:在所述多晶硅栅极刻蚀处理完成之后，对所述等离子体反应刻蚀腔体进行维护保养，并且在维护保养时更换表面有Y2O3涂层的等离子体反应刻蚀腔体内壁部件；第四步骤:在将所述半导体结构置于反应腔体内进行多晶硅刻蚀前，在所述反应腔的内壁部件表面沉积硅氧化合物；第五步骤:根据第四步骤更换的刻蚀腔体内壁部件的RF时数与硬质掩膜层修饰的处理时间之间的对应关系来调整硬质掩膜层修饰的刻蚀时间，并且基于调整后的硬质掩膜层修饰的刻蚀时间来在维护保养后的等离子体反应刻蚀腔体内对另一半导体结构进行多晶硅栅极刻蚀。
[0012]优选地，刻蚀腔体内壁部件RF时数与硬质掩膜层修饰的处理时间对应关系包括线性时间区域和线性时间区域之后的饱和时间区域。
[0013]优选地，在第五步骤中，在线性时间区间内根据更换的刻蚀腔体内壁部件的RF时数线性地调整硬质掩膜层修饰的处理时间。
[0014]优选地，在第五步骤中，在饱和时间区间内，设定固定的硬质掩膜层修饰的处理时间。
[0015]优选地，等离子体反应刻蚀腔体包括刻蚀腔顶壁。
[0016]优选地，等离子体反应刻蚀腔体包括刻蚀腔体内壁。
[0017]优选地，硅氧化合物为Si02Cl4。
[0018]优选地，第四步骤包括:利用SiClg O 2进行反应得到S1 2C14，并使得S12CljX积到等离子体反应刻蚀腔体的侧壁和顶壁上。
[0019]优选地，在线性时间区间内，内壁部件RF时数J与硬质掩膜层修饰的处理时间X的关系为 y = 0.0047x+20.512。
[0020]本发明公开了一种改善刻蚀腔体维护保养后多晶硅栅极关键尺寸稳定性的方法，以改善现有条件下等离子体刻蚀腔体维护保养时更换刻蚀腔体内壁部件(表面有Y2O3涂层的刻蚀腔体内壁和刻蚀腔顶壁)后刻蚀腔体环境的变化造成的多晶硅栅极关键尺寸的不稳定性，同时克服在多晶硅栅极关键尺寸出现问题时难以快速准确的找到问题的切入点，从而影响晶圆电学性能和产品良率的问题。该方法实现简单，成本低廉。
【附图说明】
[0021]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0022]图1示意性地示出了根据本发明优选实施例的改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法的流程图。
[0023]图2示意性地示出了根据本发明优选实施例的更换新内壁部件后沉积硅氧化合物示意图。
[0024]图3示意性地示出了根据本发明优选实施例的晶圆在更换新内壁部件作业腔体中作业示意图。
[0025]图4示意性地示出了等离子体反应刻蚀腔体内壁部件的RF时数与硬质掩膜层修饰的处理时间之间的对应关系。
[0026]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0027]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0028]本发明公开了一种改善刻蚀腔体维护保养后多晶硅栅极关键尺寸稳定性的方法，该方法根据每次刻蚀腔体维护保养时更换腔体内壁部件(表面有Y2O3涂层的刻蚀腔体内壁和刻蚀腔顶壁)的使用RF时数定量的分析刻蚀腔体维护保养后刻蚀工艺的硬质掩膜层修饰的刻蚀时间，达到维持刻蚀晶圆多晶硅栅极关键尺寸的稳定性。具体地，刻蚀腔体内壁部件RF时数与硬质掩膜层修饰的处理时间对应关系包括线性时间区域和线性时间区域之后的饱和时间区域。其中，在线性时间区间内根据刻蚀腔体更换刻蚀腔体内壁部件的RF时数线性的调整硬质掩膜层修饰的处理时间，在饱和时间区间内，设定固定的硬质掩膜层修饰的处理时间。这能明显改善刻蚀腔体维护保养后多晶硅栅极关键尺寸的稳定性，保证晶圆的电性参数达到产品规格要求，提高晶圆良率。该方法实现简单，成本低廉，效果显著。
[0029]而