专利名称：熔丝结构的形成方法
技术领域：
本发明涉及半导体工艺领域，特别涉及一种熔丝结构的形成方法。
背景技术：
随着半导体工艺水平的改进以及集成电路复杂度的提高，半导体元器件也变得更 容易受各种缺陷所影响，而单个元器件如晶体管或者存储单元的失效，往往会导致整个集 成电路的功能缺陷。常见的解决方法是在集成电路中形成一些可以熔断的连接线，也就是 熔丝(fuse)结构，以确保集成电路的可用性。一般而言，熔丝结构用于连接集成电路中的冗余电路(redundancycircuit)，在电 路出现缺陷时，将熔丝熔断，使用冗余电路来修复或取代出现缺陷的电路。熔丝结构经常用 于内存中，在内存芯片生产完成时，若其中有部分存储单元出现功能问题，就可以通过熔丝 结构用冗余的存储单元来取代，实现修复的目的。另外，熔丝结构还常见于可编程电路中， 根据用户需要，使用熔丝结构对电路中的标准逻辑单元进行编程，用以实现特定的功能。图1至图2给出了现有技术熔丝结构形成方法的剖面结构示意图。如图1所示，提供半导体衬底100，所述半导体衬底100上依次形成有熔丝结构 101，第一介质层103，第二介质层104。所述半导体衬底100的材料可以是单晶、多晶、或非 晶结构的硅或硅锗，所述半导体衬底100上形成有由栅极102、源极(未示出)、漏极(未示 出)构成的MOS晶体管。所述熔丝结构101为多晶硅熔丝(poly fuse)或金属熔丝(metal fuse)，所述熔丝结构101下方有隔离结构(未示出)，所述隔离结构的形成方法为硅的局部 氧化法(L0C0Q或浅沟槽隔离(STI)等方法。所述第一介质层103的材料选自氧化硅、有 机硅酸盐玻璃、硼硅玻璃等，所述第一介质层103内形成有栓塞103a。所述第二介质层104 的材料选自氧化硅、有机硅酸盐玻璃、硼硅玻璃等，所述第二介质层104内形成有互连和通 孔结构10如。根据实际工艺，所述第二介质层104内还可以形成有更多层的金属互连结构 和通孔结构。如图2所示，对所述第一介质层103和第二介质层104进行刻蚀，在所述熔丝结构 101的上方形成开口。形成所述开口的目的在于由于所述熔丝结构101 —般是通过使用 较大的电流或者电压来熔断，在熔断的过程中会产生大量的热量和生成物，所述开口有助 于排出热量和相应的生成物，防止内部电路受到损伤。在所述开口的形成过程中，为了防止刻蚀过程对熔丝结构101造成损伤，同时也 为了防止所述熔丝结构101与空气接触被氧化，所述开口底部会残留一定厚度的第一介质 层103a，所述残留的第一介质层103a的厚度视实际工艺需要而定。但是，现有技术在刻蚀 过程中无法精确控制残留的第一介质层103a的厚度，如果刻蚀量过大，则会损伤到所述熔 丝结构101 ；如果刻蚀过小，则使得所述残留的第一介质层103a的厚度偏大，在所述熔丝结 构101熔断时，产生的生成物无法胀破所述残留的第一介质层103a，从而造成生成物无法 向上排出，导致横向膨胀而损坏内部电路。而且，随着工艺水平和电路复杂性的提高，金属 互连结构的层数逐渐增多，因此所述熔丝结构101上堆积的介质层的总厚度变得很大，使得刻蚀过程的精度更加难以控制。因此，需要一种新的熔丝结构的形成方法，以有效控制熔丝结构上方残留的介质 层的厚度，避免熔丝结构在熔断时发生横向膨胀对电路造成损伤。
发明内容
本发明解决的问题是提供一种熔丝结构的形成方法，能够有效的控制熔丝结构上 方残留的介质层的厚度，避免熔丝结构在熔断时发生横向膨胀对电路造成损伤。为解决上述问题，本发明提供了一种熔丝结构的形成方法，包含下列步骤提供半导体衬底，所述半导体衬底上形成有熔丝结构；在所述半导体衬底上形成第一介质层，所述第一介质层覆盖熔丝结构并具有目标厚度；在所述第一介质层上形成刻蚀终止层；在所述刻蚀终止层上形成第二介质层；对所述第二介质层进行选择性刻蚀，在所述熔丝结构上方形成开口，所述开口底 部露出刻蚀终止层。可选的，所述目标厚度为2000至12000A。可选的，所述第二介质层的材料选自氧化硅、有机硅酸盐玻璃或硼硅玻璃。可选的，所述刻蚀终止层的材料与第二介质层的材料不同。可选的，所述刻蚀终止层的材料选自氮氧化硅(SiON)、氮化硅(SiN)或富硅氧化 物(SRO)。可选的，所述刻蚀终止层的厚度为300至1000A。可选的，所述选择性刻蚀为干法刻蚀，刻蚀气体为C4F8、02、CO和Ar的混合气体。可选的，在形成刻蚀终止层之后、形成第二介质层之前还包括对所述刻蚀终止层 进行刻蚀，去除所述熔丝结构区域之外的刻蚀终止层。可选的，所述熔丝结构为多晶硅熔丝或金属熔丝。可选的，所述第二介质层为多层结构，第二介质层内形成有通孔或互连结构。与现有技术相比，上述技术方案具有以下优点在熔丝结构的上方形成具有目标 厚度的第一介质层，并在第一介质层上形成刻蚀终止层，通过选择性刻蚀使得开口的形成 过程不会损伤所述第一介质层，从而有效的控制熔丝结构上方残留的介质层的厚度，避免 熔丝结构在熔断时发生横向膨胀对电路造成损伤。
图1至图2是现有技术熔丝结构形成方法的剖面结构示意图；图3是本发明实施例的熔丝结构形成方法的流程示意图；图4至图8是本发明实施例的熔丝结构形成方法的剖面结构示意图；图9至图13是本发明的另一实施例的熔丝结构形成方法的剖面结构示意图。
具体实施例方式在熔丝结构的形成过程中，为了提高器件的可靠性，需要有效的控制熔丝结构上方残留的介质层的厚度，本发明在熔丝结构的上方形成具有目标厚度的第一介质层，并在 第一介质层上形成刻蚀终止层，使得开口形成过程中的刻蚀过程在刻蚀终止层自动停止， 从而有效的控制熔丝结构上方残留的介质层的厚度，避免熔丝结构在熔断时发生横向膨胀 对电路造成损伤。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不 同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类 似推广。因此本发明不受下面公开的具体实施方式
的限制。为了保证器件的可靠性，需要有效控制熔丝结构上方残留的介质层厚度。现有技 术仅仅是简单的在熔丝结构上方刻蚀形成开口，受刻蚀设备和刻蚀方法的精度所限，很难 保证残留的介质层在目标厚度范围内。本发明通过在熔丝结构上方形成具有目标厚度的第 一介质层和刻蚀终止层，使得开口形成过程中的刻蚀过程在刻蚀终止层自动停止，有效的 控制了熔丝结构上方残留的介质层的厚度，避免熔丝结构在熔断时发生横向膨胀对电路造 成损伤。图3给出了本发明实施例的流程示意图。如图3所示，执行步骤Si，提供半导体衬 底，所述半导体衬底上形成有熔丝结构；执行步骤S2，在所述半导体衬底上形成第一介质 层，所述第一介质层覆盖熔丝结构并具有目标厚度；执行步骤S3，在所述第一介质层上形 成刻蚀终止层；执行步骤S4，在所述刻蚀终止层上形成第二介质层；执行步骤S5，对所述第 二介质层进行选择性刻蚀，在所述熔丝结构上方形成开口，所述开口底部露出刻蚀终止层图4至图8为本发明实施例的熔丝结构形成方法的剖面结构示意图。下面结合图 3对本发明的实施例进行详细说明。参考图3和图4，执行步骤Si，提供半导体衬底，所述半导体衬底上形成有熔丝结 构。在本实施例中具体包括提供半导体衬底200，在所述半导体衬底200上形成有熔丝结 构 201。所述半导体衬底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体 衬底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。所 述半导体衬底200中形成有半导体器件，本实施例中为MOS晶体管，所述MOS晶体管包括源 极(未示出)、漏极(未示出)和栅极202。所述熔丝结构201为多晶硅熔丝或者金属熔 丝，本实施例中为多晶硅熔丝。所述熔丝结构201下方形成有隔离结构(未示出)，所述隔 离结构的形成方法为硅的局部氧化法(LOCOS)或浅沟槽隔离(STI)等方法参考图3和图5，执行步骤S2，在所述半导体衬底上形成第一介质层，所述第一介 质层覆盖熔丝结构并具有目标厚度。在本实施例中具体包括在所述半导体衬底200上 形成第一介质层203，所述第一介质层203覆盖所述熔丝结构201并具有目标厚度。所述 第一介质层203的材料选自氧化硅、有机硅酸盐玻璃、硼硅玻璃等，本实施例中优选为氧化 硅，其形成方法为化学气相沉积(CVD)。所述第一介质层203具有目标厚度，其厚度范围为 2000至12000A,所述目标厚度主要取决于实际工艺中熔丝结构201的具体结构，本实施例 中为多晶硅熔丝，所述目标厚度为2000至12000 A,优选为2000至8000 A,进一步优选为 5000 A。
所述第一介质层203主要用作半导体器件与金属互连层之间的层间介质层，在后 续工艺中，需要在其内部形成接触孔和栓塞(Plug)由于在本发明中所述第一介质层203的 厚度为目标厚度，与现有技术相比，其厚度较薄。参考图3和图6，执行步骤S3，在所述第一介质层上形成刻蚀终止层。在本实施例 中具体包括在所述第一介质层203上形成刻蚀终止层204。所述刻蚀终止层204的材料选自氮氧化硅、氮化硅或富硅氧化层，其形成方法为 等离子增强型化学气相沉积(PECVD)，形成的厚度为300至1000A。本实施例中所述刻蚀终 止层204的材料优选为氮化硅，厚度优选为300A。所述刻蚀终止层204的目的是在后续的刻蚀过程中充当阻挡层，使得刻蚀过程停 止在所述刻蚀终止层204上。为了实现上述目的，刻蚀终止层204应该选择与形成在其上 的层间介质层不同的材料，从而在后续的选择性刻蚀中利用刻蚀过程的高选择性，使得刻 蚀过程在刻蚀终止层204处停止，保证熔丝结构201上方的介质层的厚度不会过薄或过厚。参考图3和图7，执行步骤S4，在所述刻蚀终止层上形成第二介质层。本实施例中 具体包括在所述刻蚀终止层204上形成第二介质层，在本实施例中所述第二介质层为多 层结构，包括第一层间介质层205和第二层间介质层206。所述第一层间介质层205和第二层间介质层206的材料选自氧化硅、有机硅酸盐 玻璃、硼硅玻璃等，本实施例中优选为氧化硅，形成方法为化学气相沉积。所述第一层间介质层205内形成有栓塞205a。需要说明的是，与现有技术相比，由 于所述第一介质层203的厚度较薄，无法直接在其内部形成栓塞，因此，由第一介质层203、 刻蚀终止层204和第一层间介质层205共同构成一层介质层，然后在它们内部形成栓塞。其 形成过程包括对所述第一介质层203、刻蚀终止层204和第一层间介质层205进行刻蚀， 在所述MOS晶体管的栅极202上方形成接触孔开口，之后使用导电材料进行填充，形成栓塞 20 ，本实施例中所述栓塞20 为钨栓塞。与现有技术相比，由于在所述第一介质层203和 第一层间介质层205之间形成有刻蚀终止层204，因此，在刻蚀形成接触孔开口的过程中， 针对所述刻蚀终止层204的材料，需要对现有技术的刻蚀菜单进行调整。所述第二层间介质层206内形成有通孔和互连结构206a。在本实施例中，所述通 孔和互连结构206a的形成方法为双镶嵌工艺，填充金属为铜，填充方法为电镀法。参考图3和图8，执行步骤S5，对所述第二介质层进行选择性刻蚀，在所述熔丝结 构上方形成开口，所述开口底部露出刻蚀终止层。本实施例中具体包括使用选择性刻蚀 在所述熔丝结构201上方形成开口 207，所述开口 207底部露出刻蚀终止层204。本实施例 中所述选择性刻蚀为干法刻蚀，主要反应气体为C4F8、02、CO和Ar的混合气体，由于刻蚀过 程中反应气体的高选择性，所述第一层间介质层205和第二层间介质层206中的氧化硅材 料在刻蚀过程中被刻穿形成开口 207，而由氮化硅材料构成的刻蚀终止层204并不会被刻 穿。本实施例中所述选择性刻蚀为轻度的过刻，所述刻蚀终止层204在刻蚀中受到略微的 损伤，其上的第一层间介质层205和第二层间介质层206被刻蚀去除，使得开口 207底部露 出所述刻蚀终止层204。上述步骤结束后，所述熔丝结构201上方残留的介质层包括第一介质层203和刻 蚀终止层204。由于所述第一介质层203具有目标厚度，因此防止了由于形成开口的刻蚀 过程不稳定造成的熔丝结构201上方残留的介质层过薄或过厚的问题，既不会对熔丝结构201造成损伤，又有利于熔断过程中产生的热量和生成物的排出，有效的提高了器件的可靠 性。需要说明的是，由于开口 207形成以后，所述熔丝结构201上方残留的介质层包括 第一介质层203和刻蚀终止层204，因此在形成第一介质层203和刻蚀终止层204的过程 中，要计算刻蚀终止层204的厚度对最终残留在熔丝结构201上方的介质层厚度的影响。在 本实施例中，所述熔丝结构101为多晶硅熔丝，为了能使熔丝在熔断时能够胀破其上残留 的介质层，形成开口后残留的介质层厚度优选为2000至8000 Α,作为一个优选的实施例， 综合考虑所述第一介质层203和刻蚀终止层204的厚度，本实施例中的第一介质层203的 目标厚度优选为5000 A,其上形成的刻蚀终止层204的厚度优选为300 A。图9至图13为本发明的另一实施例的熔丝结构形成方法的剖面结构示意图。下 面结合图3对本发明的另一实施例进行简要的说明。如图3和图9所示，执行步骤Si，执行步骤Si，提供半导体衬底，所述半导体衬底 上形成有熔丝结构。在本实施例中具体包括提供半导体衬底300，在所述半导体衬底300 上形成有熔丝结构301。所述半导体衬底300上还形成有半导体器件，本实施例中为MOS晶体管，包括源极 (未示出)、漏极(未示出)和栅极302。所述半导体衬底300的材料与之前所述的实施例 一致，所述熔丝结构301的材料与之前所述的实施例实施例一致。如图3和图10所示，执行步骤S2，在所述半导体衬底上形成第一介质层，所述第一 介质层覆盖熔丝结构并具有目标厚度。在本实施例中具体包括在所述半导体衬底300上 形成第一介质层303，所述第一介质层303覆盖所述熔丝结构301并具有目标厚度。所述第 一介质层303的材料和形成方法与之前所述的实施例一致。如图3和图11所示，执行步骤S3，在所述第一介质层上形成刻蚀终止层。在本实 施例中具体包括在所述第一介质层303上形成刻蚀终止层304。所述刻蚀终止层304的 材料和形成方法与之前所述的实施例一致。在形成所述刻蚀终止层304之后，对所述刻蚀终止层304进行刻蚀，将所述熔丝结 构301区域以外的刻蚀终止层304去除，形成的结构如图11所示。如图3和图12所示，执行步骤S4，在所述刻蚀终止层上形成第二介质层。本实施 例中具体包括在所述刻蚀终止层304上形成第二介质层，在本实施例中所述第二介质层 为多层结构，包括第一层间介质层305和第二层间介质层306，其材料和形成方法与之前所 述的实施例一致。所述第一层间介质层305内形成有栓塞30 ，所述第二层间介质层306内形成有 通孔和互连结构306a。形成栓塞30 的过程包括对所述第一层间介质层305、第一介质 层303进行刻蚀，形成接触孔开口，之后在所述接触孔开口内填充金属钨，形成栓塞306a。 由于之前已经将所述熔丝结构301区域以外的刻蚀终止层304去除，因此，在形成接触孔开 口的过程中，只需要对所述第一层间介质层305和第一介质层303进行刻蚀，并未涉及刻蚀 终止层304，因此不需要对现有技术的刻蚀菜单进行调整。如图3和图13所示，执行步骤S5，使用选择性刻蚀在所述熔丝结构上方形成开 口，所述开口底部露出刻蚀终止层。本实施例中具体包括使用选择性刻蚀在所述熔丝结构 301上方形成开口 307，所述开口 307底部露出刻蚀终止层304。所述选择性刻蚀过程与之前所述的实施例一致。如上所述，本发明在熔丝结构的上方形成具有目标厚度的第一介质层，并在第一 介质层上形成刻蚀终止层，使得开口形成过程中的刻蚀过程在刻蚀终止层自动停止，从而 有效的控制熔丝结构上方残留的介质层的厚度，避免熔丝结构在熔断时发生横向膨胀对电 路造成损伤。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发 明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明 的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。
权利要求
1.一种熔丝结构的形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底上形成有熔丝结构；在所述半导体衬底上形成第一介质层，所述第一介质层覆盖熔丝结构并具有目标厚度；在所述第一介质层上形成刻蚀终止层； 在所述刻蚀终止层上形成第二介质层；对所述第二介质层进行选择性刻蚀，在所述熔丝结构上方形成开口，所述开口底部露 出刻蚀终止层。
2.根据权利要求1所述的熔丝结构的形成方法，其特征在于，所述目标厚度为2000至12000A。
3.根据权利要求1所述的熔丝结构的形成方法，其特征在于，所述第二介质层的材料 选自氧化硅、有机硅酸盐玻璃或硼硅玻璃。
4.根据权利要求3所述的熔丝结构的形成方法，其特征在于，所述刻蚀终止层的材料 与第二介质层的材料不同。
5.根据权利要求4所述的熔丝结构的形成方法，其特征在于，所述刻蚀终止层的材料 选自氮氧化硅、氮化硅或富硅氧化物。
6.根据权利要求1所述的熔丝结构的形成方法，其特征在于，所述刻蚀终止层的厚度 为 300 至1000 A。
7.根据权利要求1所述的熔丝结构的形成方法，其特征在于，所述选择性刻蚀为干法 刻蚀，刻蚀气体为C4F8、02、CO和Ar的混合气体。
8.根据权利要求1所述的熔丝结构的形成方法，其特征在于，在形成刻蚀终止层之后、 形成第二介质层之前还包括对所述刻蚀终止层进行刻蚀，去除所述熔丝结构区域之外的 刻蚀终止层。
9.根据权利要求1所述的熔丝结构的形成方法，其特征在于，所述熔丝结构为多晶硅 熔丝或金属熔丝。
10.根据权利要求1所述的熔丝结构的形成方法，其特征在于，所述第二介质层为多层 结构，第二介质层内形成有通孔或互连结构。
全文摘要
一种熔丝结构的形成方法，包括提供半导体衬底，所述半导体衬底上形成有熔丝结构；在所述半导体衬底上形成第一介质层，所述第一介质层覆盖熔丝结构并具有目标厚度；在所述第一介质层上形成刻蚀终止层；在所述刻蚀终止层上形成第二介质层；对所述第二介质层进行选择性刻蚀，在所述熔丝结构上方形成开口，所述开口底部露出刻蚀终止层。本发明有效的控制了熔丝结构上方残留的介质层的厚度，提高了器件的可靠性。
文档编号H01L21/768GK102054765SQ20091020883
公开日2011年5月11日 申请日期2009年10月29日 优先权日2009年10月29日
发明者匡金, 张明敏, 祝孔维, 赵志勇 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司