专利名称：在半导体器件中形成微图案的方法
技术领域：
本发明涉及半导体技术，更特别地，涉及在半导体器件中形成微图案的方法，其中形成的微型孔图案的尺寸比允许的分辨率更小。
背景技术：
随着半导体器件变得高度集成及高效率，半导体工业正在快速发展。这样的快速发展进而增加了对半导体器件的大规模集成及效率的需求。 半导体器件的制造包括重复实施沉积工艺、离子注入工艺、光工艺、蚀刻工艺及清洗工艺，以在半导体衬底上及某些材料层上形成期望的电路图案。因此，当对每一工艺提供充分水平的技术时，可以实现大规模集成及效率。 蚀刻工艺是在形成具有相对满意蚀刻轮廓的亚微米电路图案时所需的基本工艺技术中的一种。 最近，已引入双图案化技术，以形成尺寸小于所允许的分辨率的亚微米图案。 双图案化技术包括实施光刻工艺以形成尺寸为期望间距的两倍的图案，以及实施
另一光刻工艺以在现存图案之间另外形成图案，由此形成具有期望间距的图案。 然而，因为光刻工艺实施两次，所以临界尺寸(CD)均匀性由在光刻工艺期间所使
用的掩模之间的套刻精度决定。
因此，已引入自对准双图案化技术，以克服双图案化技术的上述限制。 自对准双图案化技术包括图案化硬掩模层以形成尺寸为期望间距的两倍的硬掩
模图案；在硬掩模图案的侧壁上形成间隔物；移除硬掩模图案；以及使用间隔物作为掩模
来蚀刻下层以形成具有期望间距的图案。 自对准双图案化技术能增加CD均匀性，因为所涉及的工艺使用一次光刻工艺。然而，目前的技术水平允许自对准双图案化技术广泛地应用于线图案，但是通常没有应用于孔图案。
发明内容
本发明的示例性实施方案涉及提供在半导体器件中形成微图案的方法，该方法可形成低于极限分辨率的微型孔图案。 依据本发明的一方面，提供一种在半导体器件中形成微图案的方法，该方法包括在蚀刻目标层上形成硬掩模层和牺牲层；在牺牲层中形成具有孔形状的多个开口 ；在开口的内侧壁上形成间隔物以在开口内形成第一孔图案；使用间隔物蚀刻在开口的侧壁外部的牺牲层，使得部分保留第一区域中的牺牲层和移除第二区域中的牺牲层，以形成第二孔图
3案，其中第一区域小于第二区域；和使用余留牺牲层和间隔物(包括第一和第二孔图案)来蚀刻硬掩模层。
图1A至7C描述依据本发明的一个实施方案在半导体器件中形成微图案的方法的平面图及剖面图。
具体实施例方式
本发明的其它目的及优点可通过下面叙述来了解并可参考本发明的实施方案而变得显而易见。 本发明实施方案涉及在半导体器件中形成微图案的方法，该方法可使用自对准双图案化技术形成具有小于允许的分辨率的间距的微型孔图案。 此外，该方法包括实施一次光刻技术。因此，可以减少在使用典型双图案化技术时因曝光掩模的失准(misalignment)而常产生的不期望的临界尺寸(CD)。并且，因为减少曝光工艺的实施次数，所以可以降低成本。 将参考所附图以详细描述本发明的实施方案，以便本领域技术人员能轻易实现实施本发明。而且，关于附图，层及区域所图示的厚度是示例性的而不是精确的。当提及第一层是在第二层上或在衬底上时，它可能表示第一层直接形成于第二层或衬底上，或者它亦可表示第三层可以存在于第一层与衬底之间。再者，本发明的所有各种实施方案的相同或相似附图标记表示在不同附图中的相同或相似元件。 图1A至7C图示在半导体器件中形成微图案的方法的平面图及剖面图。图1A、2A、3A、4A、5A、6A及7A表示半导体器件的平面图，图1B、2B、3B、4B、5B、6B及7B分别表示图1A、2A、3A、4A、5A、6A及7A所示的半导体器件沿着线I-I'的剖面图，图1C、2C、3C、4C、5C、6C及7C分别表示图1A、2A、3A、4A、5A、6A及7A所示的半导体器件沿着线II-II'的剖面图。
参考图1A至1C，在蚀刻目标层IO上形成第一硬掩模层11、第二硬掩模层12及牺牲层13。 形成第一硬掩模层11用以减少对蚀刻目标层10的影响，其中该影响可能由在第二硬掩模层12中所要形成的后续的孔图案(显示于图7A、7B及7C中)的倾斜(具有斜度)所产生。第一硬掩模层11可以包括碳层、多晶硅层及基于氧化物的层中的一种。
第二硬掩模层12包括相对于第一硬掩模层11、牺牲层13及后续的间隔层15 (显示于图3A、3B及3C中)具有蚀刻选择性的材料。例如，如果第一硬掩模层11包括基于氧化物的层，第二硬掩模层12形成为包括多晶硅层和基于氮化物的层中的一种，如果第一硬掩模层11包括多晶硅层，则第二硬掩模层12系形成包括基于氧化物的层。
牺牲层13可以包括碳层。 在牺牲层13上形成光刻胶层。实施曝光和显影工艺来图案化光刻胶层，以形成具有沟槽型开口的光刻胶图案PR。在形成光刻胶图案PR之前，可以额外地形成底部抗反射涂层14。 沿着开口之间的间隔距离相对大的线i-r的剖面图是指在长轴方向上的剖面
图，沿着开口之间的间隔距离相对小(例如，小于在图iB中的间隔距离)的线n-ir的剖面图是指在短轴方向上的剖面图。 参考图2A至2C，使用光刻胶图案PR作为掩模，蚀刻底部抗反射涂层14及牺牲层13。 此时，因为使用具有沟槽型开口的光刻胶图案PR作为掩模来蚀刻牺牲层13，所以将光刻胶图案PR的开口反映至牺牲层13上，由此在牺牲层13中形成沟槽型开口。附图标记13A表示牺牲图案13A。 实施光刻胶移除工艺，以移除光刻胶图案PR及底部抗反射涂层14的余留部分。实施后清洗工艺。 此时，如果牺牲图案13A包括可通过光刻胶移除工艺轻易移除的材料，则可以省略光刻胶移除工艺。 参考图3A至3C，在衬底结构上形成间隔层15。 间隔层15包括具有约0. 9或更大阶梯覆盖度(st印coverage)和相对于牺牲图案13A和第二硬掩模层12具有蚀刻选择性的材料。例如，间隔层15可以包括基于氧化物的层和多晶硅层中的一种。 在一定的温度下使用一定的沉积气体来形成间隔层15，其中可以选择温度以对牺牲图案13A不具有负面影响。例如，如果牺牲图案13A包括碳层，则当在高温度下形成间隔层15时，牺牲图案13A可能收縮和变形。因此，可以在约25t:至约30(TC的低温范围下形成间隔层15。而且，可以使用对牺牲图案13A不具负面影响的气体来形成间隔层15，以便在间隔层15的形成期间所使用的气体不会移除牺牲图案13A。 参考图4A至4C，对间隔层15实施回蚀刻工艺，以在牺牲图案13A中所形成的沟槽型开口的内侧壁上形成间隔物15A。 因此，在开口中形成由附图标记'孔图案l'所表示的第一孔图案。第一孔图案的直径比开口的直径小，是间隔物15A的宽度的两倍。 参考图5A至5C，使用间隔物15A作为掩模来实施蚀刻工艺，以移除在间隔物15A
之间所形成的牺牲图案13A的其中在间隔物15A之间的间隔距离相对大的部分，以形成由
附图标记'孔图案2'所表示的第二孔图案。此时，部分保留在间隔物15A之间所形成的牺
牲图案13A的其中在间隔物15A之间的间隔距离相对小的其它部分。附图标记13B表示余
留牺牲图案13B。蚀刻工艺可以包括回蚀刻工艺或湿浸工艺(wet dip process)。 当蚀刻牺牲图案13A时，由于根据掩模的不同间隔距离的蚀刻目标之间的蚀刻速
率差，沿着在间隔物15A之间的间隔距离相对小的短轴(亦即，沿着II-II'线)保留牺
牲图案13A的一部分，然而，沿着在间隔物15A之间的间隔距离相对大的长轴(亦即，沿着
I-I'线)移除牺牲图案13A的其它部分，由此沿着长轴形成第二孔图案。 结果，第二孔图案形成为如下结构沿着长轴，第二孔图案自对准至第一孔图案，
同时间隔物15A形成在它们之间。因此，沿着长轴的孔图案的数目变成两倍。 参考图6A至6C，使用余留牺牲图案13B和间隔物15A(包括第一及第二孔图案)
作为掩模，蚀刻第二硬掩模层12。附图标记12A表示第二硬掩模图案12A。 因此，将第一和第二孔图案反映至第二硬掩模层12上，由此在第二硬掩模图案
12A中形成第一和第二孔图案。 参考图7A至7C，移除间隔物15A及余留牺牲图案13B。
5
虽然未图示，但如果在第二硬掩模图案12A中形成的第一和第二孔图案蚀刻成倾斜，则可使用第二硬掩模图案12A作为掩模来图案化第一硬掩模11并可使用第一硬掩模层11的余留部分作为蚀刻阻挡来蚀刻所述蚀刻目标层10，以便倾斜的第一和第二孔图案可以不影响蚀刻目标层10。 此时，如果在第二硬掩模图案12A中形成第一及第二孔图案而不倾斜，则可以省略第一硬掩模层11的形成。在此情况中，可以使用第二硬掩模图案12A作为蚀刻阻挡，蚀刻所述蚀刻目标层10。 依据本发明的实施方案，可以使用自对准双图案化技术，形成具有小于允许的分辨率的间距的微型孔图案。 再者，由于实施一次光工艺，所以可以减少在使用典型双图案化技术时因曝光掩模的失准而常产生的图案之间的不期望的临界尺寸(CD)。并且，因为减少曝光工艺的实施次数，所以可以降低成本。 虽然已就特定实施方案描述了本发明，但是本领域技术人员将明显易知，在所附权利要求所限定的本发明的精神及范围内可以实施各种变化和修改。
权利要求
一种在半导体器件中形成微图案的方法，包括在蚀刻目标层上形成硬掩模层和牺牲层；在所述牺牲层中形成具有孔形状的多个开口；所述开口的内侧壁上形成间隔物，以在所述开口内形成第一孔图案；使用所述间隔物来蚀刻在所述开口的侧壁外部的所述牺牲层，使得部分保留第一区域中的所述牺牲层并移除第二区域中的所述牺牲层，从而形成第二孔图案，其中所述第一区域小于所述第二区域；和使用包括所述第一和第二孔图案的所述余留牺牲层和所述间隔物蚀刻所述硬掩模层。
2. 根据权利要求1所述的方法，其中蚀刻所述牺牲层以形成所述第二孔图案的步骤包 括实施回蚀刻工艺和湿浸工艺中的一种。
3. 根据权利要求1所述的方法，还包括在所述硬掩模层的蚀刻之后， 移除所述余留牺牲层和所述间隔物；禾口 使用所述经蚀刻的硬掩模层来蚀刻所述蚀刻目标层。
4. 根据权利要求1所述的方法，其中通过使用在不同蚀刻目标之间的蚀刻速率差来实 施所述牺牲层的蚀刻。
全文摘要
一种在半导体器件中形成微图案的方法，包括在蚀刻目标层上形成硬掩模层和牺牲层；在所述牺牲层中形成具有孔形状的多个开口；在所述开口的内侧壁上形成间隔物，以在所述开口内形成第一孔图案；使用所述间隔物来蚀刻在所述开口的侧壁外部的所述牺牲层，使得部分保留第一区域中的所述牺牲层并移除第二区域中的所述牺牲层，以形成第二孔图案，其中所述第一区域小于所述第二区域；以及使用所述余留牺牲层及所述间隔物(包括所述第一和第二孔图案)，蚀刻所述硬掩模层。
文档编号H01L21/02GK101740357SQ20091020883
公开日2010年6月16日 申请日期2009年10月29日 优先权日2008年11月13日
发明者金原圭 申请人:海力士半导体有限公司