有源矩阵基板及具备该有源矩阵基板的液晶显示装置的制作方法

专利名称：有源矩阵基板及具备该有源矩阵基板的液晶显示装置的制作方法
技术领域：
本发明涉及一种使用TFT的有源矩阵基板及具备该有源矩阵基板的液晶显示装置。
背景技术：
以往，已知有FFS (边缘场转换=Fringe Field Switching)模式的液晶显示装置。 在FFS模式的液晶显示装置中，(a)利用如ITO(铟锡氧化物)那样的透明物质形成对向 电极和像素电极，(b)形成对向电极和像素电极，使其具有比上 下基板间的间隔要窄的间 隔，再进一步，(c)形成对向电极和像素电极的宽度，使其具有能够驱动配置于电极上部的 所有液晶分子的程度的宽度。该FFS模式的液晶显示装置通过利用透明物质形成电极等，能够得到相比IPS (平 面控制In Plain Switching)模式的液晶显示装置有更高的开口率(即通过在电极部产 生光透射可得到相比IPS模式有更高的开口率)。图21 (a)为专利文献1中记载的FFS模式的液晶显示装置所使用的有源矩阵基板 的俯视图，图21(b)为图21(a)的A-A’剖视图。如图21 (a)所示，该有源矩阵基板主要具备相互正交的多个栅极母线101及多个 源极母线107、在由这些母线所包围的像素区域以梳状且平行于源极母线107而设置的多 个像素电极109、在栅极母线101向像素区域侧分岔的部分设置的TFT103、及平行于栅极母 线101而设置的共用电极用布线(CS布线)110。再进一步，如图21(b)所示，该有源矩阵基板在绝缘性基板上设置由透明导电膜 构成的共用电极(下层栅极母线)106，在该共用电极106上设置上层栅极母线101及CS 布线110。另外，通过栅极绝缘膜102，在上层栅极母线101上，层叠半导体层103、接触层 104、上层源极 漏极电极107，而形成TFT。另外，在有源矩阵基板的最上层，通过层间绝缘 膜(钝化膜)IOS设置像素电极IO9。上述专利文献1中记载的有源矩阵基板由于在下层栅极母线106设置形成CS布 线Iio的共用电极，因此有如下2个问题。S卩，如图22所示，共用电极及上层栅极母线变粗糙，并且形成TFT沟道部111的栅 极绝缘膜102上的半导体层103、接触层104、及上层源极 漏极电极107变粗糙。特别是， 使用一般性的透明金属膜作为透明电极时，会产生平坦性变低、TFT的沟道部111的凹凸变 大、迁移率降低的问题。另外，透明电极其结晶化的转变温度非常低，即在150度 200度左右就从非晶态 开始多晶硅化(结晶化)。对结晶化后的状态和非晶的状态进行比较时，其刻蚀率有较大的差别。因此，需要刻蚀相当长的时间。即，如图23所示，需要进行过刻蚀。从而栅极母线 101成为倒锥形(帽檐状)，栅极绝缘膜102不能覆盖该栅极母线101，产生导致与上层形成 的金属膜发生泄漏等的合格品率降低的问题。另外，专利文献2所记载的有源矩阵基板中，在栅极绝缘膜上设置共用电极。艮口， 在比栅极母线更上侧的层设置共用电极。因而，可解决上述2个问题。但是，专利文献1及2由于都使用在液晶显示部的横向所配置的栅极母线的金属 层，形成与栅极母线平行的共用电极，因此如图M所示，即横向设置CS布线123。一般液晶 显示装置中，由于多数的液晶显示部横向较长，因此与源极母线相比，栅极母线较长。从而， 由CS布线123所形成的共用电极的电阻变大，产生信号延迟的问题。为解决此问题，以减 小电阻为目的而加粗CS布线123的宽度时，产生开口率降低的问题。与此不同的是，专利文献3中，如图25所示，在像素电极的上侧设置共用电极(透 明电极材料，例如ΙΤ0)，在共用电极的狭缝部以外的所有区域保留透明电极材料，从而形成 共用电极。再进一步，如图26所示，在源极母线及栅极母线上的几乎整个表面设置透明电 极材料(CS布线)。如此，通过设置也平行于源极母线的CS布线，解决上述信号延迟问题。专利文献1 日本国公开专利公报「特开2001-235763号公报(
公开日；平成13年
8月31日)」专利文献2 3月27日)」专利文献3专利文献4 8月17日)」专利文献5 月5日)」
日本国公开专利公报「特开2002-90781号公报(
公开日；平成14年
国际公开号WO 01/18597(
公开日；平成13年3月15日) 日本国公开专利公报「特开2001-221992号公报(
公开日；平成13年
日本国公开专利公报「特开平9-230380号公报(
公开日；平成9年9

发明内容
然而，上述专利文献3所揭示的技术中，形成CS布线使其覆盖图沈中的源极母线 和栅极母线的整个表面。因此，会有短路等缺陷的危险，且栅极母线和源极母线与CS布线 的寄生电容变大。本发明是鉴于上述问题所完成的，其目的在于，提供一种减小由电阻所造成的信 号延迟及由寄生电容所造成的信号延迟的有源矩阵基板及具备该有源矩阵基板的液晶显 示装置。为解决上述课题，本发明的有源矩阵基板为具有绝缘性基板；相互交叉配置于该 绝缘性基板上的视频信号线及扫描信号线；及配置于这些信号线的交点的具备栅极电极、 源极电极和漏极电极而构成的薄膜晶体管的有源矩阵基板，其中，作为源极电极及漏极电 极的下层使用而形成的透明电极层，在由相互邻接的视频信号线和相互邻接的扫描信号线 所包围的像素区域作为共用电极来使用，并且作为平行于上述视频信号线而连接相互邻接 的上述共用电极所形成的共用电极布线来使用。根据上述构成，共用电极其作为源极电极及漏极电极的下层使用而形成的透明电 极层，在由相互邻接的视频信号线和相互邻接的扫描信号线所包围的像素区域作为共用电极来使用，并且作为平行于上述视频信号线而连接相互邻接的上述共用电极所形成的共用 电极布线来使用。即，利用作为源极电极及漏极电极的下层使用的透明电极层形成共用电 极及共用电极布线。由此，共用电极实现了平行于和源极电极连接的视频信号线而连接并 延伸。由于一般视频信号线比扫描信号线短，因此与平行于扫描信号线而延伸的情况相比， 可减小电阻。再进一步，根据上述构成，形成上述共用电极布线，使其不具有与视频信号线交叉 的部分，而在与扫描信号线正交的部分进行交叉。此处注意形成于相互邻接的视频信号线 间的某一个共用电极时，由于一般视频信号线的数量比扫描信号线要多(视频信号线扫 描信号线=3(RGB) 1)，相比在与视频信号线正交的部分进行交叉所形成的已有的构成， 共用电极和各信号线(视频信号线、扫描信号线)的交叉部的数量变少，可减小共用电极布 线的寄生电容。如上所述，本发明中，可减小共用电极及共用电极布线的电阻，并且可减小共用电 极布线和信号线的寄生电容。因此，可减小共用电极布线的信号延迟。再进一步，根据上述构成，利用使用所谓的网目曝光的光刻法，在源极电极、漏极 电极的下层形成透明电极层(ΙΤ0等透明导电性材料)，由于可利用与形成源极电极、漏极 电极相同的光刻工序来形成共用电极，因此可简化制造方法。另外，由于如上述那样可利用 相同的光刻工序来形成共用电极，相比如上述专利文献2那样利用不同的光刻工序形成共 用电极和源极电极、漏极电极的情况，可防止由光定向偏离所造成的成品率降低及开口率 降低。另外，本发明的有源矩阵基板中，最好用于形成上述栅极电极所成膜的金属膜作 为平行于上述扫描信号线而形成的辅助共用电极布线来使用，将该辅助共用电极布线和上 述共用电极通过接触孔电连接。根据上述构成，设置平行于扫描信号线的辅助共用电极布线，该辅助共用电极布 线和共用电极通过设置于上述栅极绝缘膜的接触孔电连接。即，使用共用电极及共用电极 布线和辅助共用电极布线形成网眼状的构成。因此，可近似于不取决于大小或材料、只由纵 横比的关系即可决定电阻的构成(片电阻的概念)。因而，可减小任意2点间的电阻。再 进一步，上述专利文献2所记载的技术中，如图27所示，由于利用源极金属(源极母线的金 属层)122连接共用电极120和共用电极布线121，因此虽然无法取得欧姆接触时，会有像 素缺陷的问题，但通过采用上述网眼状的构成，可使其具有4个方向的冗余性，即使产生上 述无法取得欧姆接触的像素，再进一步即使发生任一个的共用电极及/或辅助共用电极断 线，也能极力防止形成像素缺陷、和线缺陷。另外，本发明的有源矩阵基板中，最好是上述共用电极包括在上述接触孔的外缘 的外侧及内侧分别具有端部的开口部，具有接触电极焊盘，该接触电极焊盘在上述共用电 极中的上述接触孔的外缘的外侧的端部侧与上述辅助共用电极布线相连接，并且与上述共 用电极中的所述接触孔的外缘的内侧的端部侧相连接。根据上述构成，上述共用电极包括在上述接触孔的外缘的外侧及内侧分别具有端 部的开口部，具有接触电极焊盘，该接触电极焊盘在上述共用电极中的上述接触孔的外缘 的外侧的端部侧与上述辅助共用电极布线相连接，并且与上述共用电极中的所述接触孔的 外缘的内侧的端部侧相连接。因此，可使用该接触电极焊盘将共用电极和辅助共用电极布线相互电连接。另外，可省去在形成源极布线 电极、及漏极电极前进行的形成用于连接共 用电极及辅助共用电极布线的接触孔的工序。 另外，本发明的有源矩阵基板中，最好在上述像素区域设置像素电极，上述接触电 极焊盘利用与该像素电极相同的材料及相同的制造工序而形成。 根据上述构成，利用互相相同的材料及相同的制造工序形成像素电极和接触焊 盘。因此，可力图简化制造方法。另外，本发明的有源矩阵基板中，最好将上述辅助共用电极布线设置在邻接的上 述扫描信号线的大约中间附近。根据上述构成，上述辅助共用电极布线设置在邻接的扫描信号线的大约中央附 近。由于辅助共用电极布线与扫描信号线平行设置，因此通过将辅助共用电极布线设置在 邻接的扫描信号线的大约中央附近，可将辅助共用电极布线与扫描信号线的距离取为最 大。辅助共用电极布线与扫描信号线的距离变大时，可减少由图案不佳或附着污物所引起 的、辅助共用电极布线与扫描信号线的短路的可能性。另外，本发明的有源矩阵基板中，最好将上述辅助共用电极布线设置在邻接的上 述扫描信号线的一侧的扫描信号线的附近。根据上述构成，上述辅助共用电极布线设置在邻接的上述扫描信号线的一侧的扫 描信号线的附近。扫描信号线的附近存在对开口没有用的区域。因而，由于能够将辅助共 用电极布线的一部分设置在对开口没有用的区域，因此可实现高开口率。另外，本发明的有源矩阵基板中，最好将上述辅助共用电极布线在上述共用电极 的外周部平行于上述视频信号线而延伸。共用电极的外周部存在所谓的无效区域(液晶不动的区域及产生液晶畴的区 域)。根据上述构成，辅助共用电极布线在共用电极的外周部平行于视频信号线而延伸。因 此，利用该辅助共用电极布线可对无效区域进行遮光，从而可得到较高的显示品质。另外，本发明的有源矩阵基板中，最好将上述辅助共用电极布线在上述共用电极 的外周部进一步也平行于上述扫描信号线而延伸。根据上述构成，可减小辅助共用电极布线的电阻并对扫描信号线的无效区域进行
^^ J {λ ο另外，本发明的有源矩阵基板中，最好设置作为上述源极电极及上述漏极电极的 上层使用而层叠的金属层，使其包围上述共用电极的外周。根据上述构成，设置作为源极电极及漏极电极的上层使用而层叠的金属层，使其 包围上述共用电极的外周。因此，可使共用电极的周边具有遮光功能，并且可力图减小共用 电极和辅助共用电极的电阻。另外，本发明的有源矩阵基板中，最好将包围上述共用电极的外周而设置的金属 层，也形成在形成上述共用电极布线的部分。另外，本发明的有源矩阵基板中，最好在上述共用电极布线和上述扫描信号线的 交叉部上设置金属层。根据上述构成，在上述共用电极布线和上述扫描信号线的交叉部上设置金属层。 因此，可减小共用电极布线的电阻。再进一步，由于共用电极布线成为层叠透明电极层和金 属层的结构，因此会减少与扫描信号线的交叉部的断线等不良情况。
另外，本发明的有源矩阵基板中，最好具备至少具有由无机膜所构成的层和由低 介电常数有机材料所构成的层的2层的层间绝缘膜。此处，所谓低介电常数有机材料可考虑是例如介电常数为5以下的材料。根据上 述构成，层间绝缘膜至少具有由无机膜所构成的层和由低介电常数有机材料所构成的层的 2层。通过设置低介电常数有机材料，可减小寄生电容。再进一步，通过如前述那样将层间 绝缘膜采用2层以上的结构，由于可减少泄漏等不良情况，因此可实现高可靠性。另外，本发明的液晶显示装置，最好具备上述任一个有源矩阵基板。通过以下所示的叙述，可充分了解本发明的其它的目的、特征、及优点。另外，通过 以下参照附图的说明可了解本发明的优点。


图1为示出本发明的实施方式的有源矩阵基板的1个像素区域的剖视图，(a)为 图2所示的A-A’剖视图，(b)为图2所示的B-B’剖视图。图2为示出本实施方式的有源矩阵基板的1个像素区域的俯视图。图3为示出本发明的实施方式的有源矩阵基板的制造过程的剖视图，(a) ⑴为 示出图1(a)所示的有源矩阵基板的制造过程的剖视图。图4为示出本发明的实施方式的第1变形例的剖视图，(a)为对应于上述图1 (a) 的A-A’剖视图，(b)为对应于上述图1(b)的B-B’剖视图。图5为示出本发明的实施方式的第2变形例的对应于图2的俯视图。图6为示出本发明的实施方式的第2变形例的剖视图，(a)为图5所示的A_A’剖 视图，(b)为图5所示的B-B’剖视图。图7为示出本发明的实施方式的第3变形例的对应于图2的俯视图。图8为示出本发明的实施方式的第3变形例的剖视图，(a)为图7所示的A_A’剖 视图，(b)为图7所示的B-B’剖视图。图9为示出本发明的实施方式的第4变形例的对应于图2的俯视图。图10为示出本发明的实施方式的第4变形例的剖视图，(a)为图9所示的A_A’剖 视图，(b)为图9所示的B-B’剖视图。图11为示出本发明的实施方式的第5变形例的对应于图2的俯视图。图12为示出本发明的实施方式的图11所示的A-A’剖视图。图13为示出本发明的实施方式的图11所示的C部、即共用电极和辅助共用电极 布线的交叉部的放大图。图14为示出本发明的实施方式的图13所示的B-B’剖视图。图15为示出本发明的实施方式的有源矩阵基板的制造过程的剖视图，(a) (i) 为示出图12(a)所示的有源矩阵基板的制造过程的剖视图。图16为示出本发明的实施方式的表示6张掩膜工艺中接触部的形成方法的剖视 图及俯视图，(a) (e)为剖视图，(f) (j)为俯视图。图17为示出本发明的实施方式的表示5张掩膜工艺中接触部的形成方法的剖视 图及俯视图，(a) (e)为剖视图，(f) (j)为俯视图。图18为示出本发明的实施方式的表示图13及图14的比较例的俯视图及剖视图，(a)为俯视图，(b)为剖视图。图19为示出本发明的实施方式的表示图13及图14的比较例的俯视图及剖视图， (a)为俯视图，(b)为剖视图。图20为示出本发明的实施方式的第6变形例的俯视图，(a) (b)为示出第6变形 例的对应于图2的俯视图。图21为已有的FFS模式的液晶显示装置所使用的有源矩阵基板的俯视图及剖视 图，(a)为已有的FFS模式的液晶显示装置所使用的有源矩阵基板的俯视图，(b)为(a)的 A-A'剖视图。图22为示出已有的共用电极及上层栅极母线粗糙状态的有源矩阵基板的剖视 图。图23为示出已有的栅极母线呈倒锥形(帽檐状)、栅极绝缘膜不能覆盖栅极母线 的状态的剖视图。图M为示出已有的共用电极布线的配置的IXD (液晶显示器)面板的俯视图。图25为示出已有的有源矩阵基板的剖视图。图沈为示出已有的有源矩阵基板的俯视图。图27为示出已有的有源矩阵基板的剖视图。标号说明1绝缘性基板2栅极布线、栅极(扫描信号线；栅极电极；用于形成栅极电极而成膜的金属膜)3辅助共用电极布线4栅极绝缘膜5接触孔(用于连接共用电极和辅助共用电极布线而形成)5’接触孔(用于连接共用电极和辅助共用电极布线而形成)8a源极布线、源极(视频信号线；源极电极)8b共用电极布线9共用电极10漏极(漏极电极)12接触孔(用于连接漏极电极和像素电极而形成)17接触电极焊盘18TFT (薄膜晶体管)19透明导电膜(透明电极层)21金属层(作为源极电极及漏极电极的上层使用而层叠的金属层)22金属层23无机膜24由低介电常数有机材料构成的膜(由低介电常数有机材料构成的层)25遮光膜(包围共用电极的外周而设置的金属层)
具体实施例方式使用附图对本发明的实施方式之一进行说明。
(关于有源矩阵基板的构成)图2为示出本实施方式的有源矩阵基板的1个像素区域的俯视图。本实施方式的有源矩阵基板，如图2所示，具备相互正交的多个源极布线8a及多 个栅极布线(扫描信号线)2、在由这些布线所包围的区域(像素区域；后述)设置多个与源 极布线(视频信号线)8a平行的矩形状(直梳齿形状)的像素电极13、配置于像素电极13 的下侧的共用电极9、从该共用电极9平行于源极布线8a而延伸的共用电极布线Sb、在邻 接的栅极布线2之间与栅极布线2平行的辅助共用电极布线3、及作为开关元件的TFT (薄 膜晶体管:Thin Film Transistor) 18。此外，本说明书中，将由邻接的2根源极布线8a和邻接的2根栅极布线2所包围 的区域称为像素区域(像点区域)。另外，如图2所示，共用电极布线3设置在邻接的栅极 布线2之间。此外，以下说明中，为方便说明，对源极布线及形成TFT18的源极(源极电极)使 用相同的参照标号，且对栅极布线及形成TFT18的栅极(栅极电极)使用相同的参照标号。另外，本实施方式中，在像素区域设置共用电极9，并设置与源极布线8a平行的共 用电极布线8b，使其连接邻接的共用电极9，进一步设置通过接触孔与共用电极9连接的平 行于栅极布线2的辅助共用电极布线3。共用电极9和辅助共用电极布线3在像素区域相互交叉，在该交叉部的共用电极 9设置接触孔5 (参照图1 (a))。另一方面，在像素电极13设置用于连接TFT18的接触孔 12 (参照图1 (a))。此外，不一定需要在所有的像素区域设置接触孔5，例如，也可隔1个、隔 2个地设置。图1 (a)为图2所示的A-A’剖视图。该A_A’剖面表示从TFT18到共用电极9与 辅助共用电极布线3的交叉部的剖面。如图1 (a)所示，在有源矩阵基板的最下层设置绝缘性基板1，在该绝缘性基板1上 相互隔开地设置栅极2及辅助共用电极布线3。在栅极2上，通过栅极绝缘膜4按顺序形成 构成沟道部的a-Si层6及n+-Si层7。再进一步，在这些沟道部上形成构成TFT18的源极 8a及漏极(漏极电极)10。此处，本实施方式中，如同一图所示，源极8a及漏极10形成下 层的透明导电膜(ITO) 19和上层的金属层21的2层结构。再进一步，利用接触孔12，将漏 极10的上层的金属层21与像素电极13相连接。另外，在接触孔12以外的地方的金属层 21的上部设置层间绝缘膜11。另一方面，在辅助共用电极布线3上按栅极绝缘膜4及共用电极9的顺序来设置， 利用接触孔5，将辅助共用电极布线3和共用电极9相互连接。特别是，由图1(a)可知，将 配置于与源极8a及漏极10的下层的透明导电膜(ΙΤ0 ；透明电极层)19同一层的层作为共 用电极9。另外，在共用电极9上通过层间绝缘膜11设置像素电极13。此外，层间绝缘膜 11可由例如SiNx、SiO2等构成的无机膜形成。图1(b)为图2所示的B-B’剖视图。该B-B’剖面表示从源极布线8a、通过像素电 极直到栅极布线2与共用电极布线8b的交叉部的剖面。如图1(b)所示，在源极布线8a所对应的区域，按绝缘性基板1、栅极绝缘膜4、源 极布线8a、层间绝缘膜11的顺序来设置。源极布线8a形成下层的透明导电膜(ITO) 19和 上层的金属层21的2层结构。另外，在像素区域，按绝缘性基板1、栅极绝缘膜4、共用电极9、层间绝缘膜11、及像素电极13的顺序来设置。再进一步，在栅极布线2和共用电极布线 8b的交叉部所对应的区域，按绝缘性基板1、栅极布线2、栅极绝缘膜4、a-Si层6、n+-Si层 7、共用电极布线Sb、金属层22、及层间绝缘膜11的顺序来设置。此外，由图2及图1 (b)可知，上述金属层22设置在共用电极布线8b中、与栅极布 线2的交叉部。(关于有源矩阵基板的制造方法)接着，对上述有源矩阵基板的制造方法进行说明。此外，该有源矩阵基板的制造方 法中，使用6张掩膜。不过，上述辅助共用电极布线3并非是必须的构成，由于在不设置该辅 助共用电极布线3时，不需要制作接触孔5的工序，因此可用5张掩膜制造有源矩阵基板。(工序1)首先，如图3(a)所示，在绝缘性基板1上，利用溅射法形成250nm左右的Ti/Al/ Ti等膜，利用光刻法相互隔开地形成栅极2及辅助共用电极布线3。此外，该工序1中，使 用第1张掩膜。(工序2)接着，利用等离子体CVD(化学气相沉积chemical vapor exposition)法按 300nm左右的栅极绝缘膜(氮化硅；SiNx) 4、150nm左右的a-Si层6、50nm左右的n+_Si层 7的顺序连续形成3层膜。成膜后，如图3(b)所示，利用光刻法，使栅极2及辅助共用电极 布线3所对应的位置形成岛状图案。此外，该时刻还未形成TFT18的沟道部。此外，该工序2中，使用第2张掩膜。(工序3)接着，为形成接触孔5、以及栅极布线2及源极布线8b的布线引出端子焊盘部(未 图示)，如图3 (c)所示，利用光刻法将设置于辅助共用电极布线3上的栅极绝缘膜4刻蚀成 预定的图案。此外，该工序3中，使用第3张掩膜。(工序4)接着，利用溅射法连续在下层形成由ITO构成的IOOnm左右的透明导电膜，在上层 形成150nm左右的Mo/Al/MoN等金属层膜。成膜后，如图3(d)所示，利用网目曝光法，形成 感光胶14，该感光胶14使同时除去透明导电膜及金属层的区域的感光胶的残膜量为Onm， 使同时保留透明导电膜及金属层的第1区域(形成源极8a或漏极10的区域)的残膜量为 约3000nm，使同时保留透明导电膜及金属层的第2区域(形成共用电极9的区域)的残膜 量为约lOOOnm。此外，此处虽未图示，但通过该工序，也在形成共用电极布线8b的区域形成 残膜量约为3000nm的感光胶14。此外，该工序中，使用第4张掩膜。(工序5)接着，利用湿法刻蚀，该湿法刻蚀采用使用磷酸-盐酸-硝酸系的刻蚀液的湿法刻 蚀液，刻蚀上述金属层，并且利用使用氯化铁系的刻蚀剂的湿法刻蚀，刻蚀透明导电膜，如 图3(e)所示，形成源极8a及漏极10。另外，通过该工序，可形成下层为透明导电膜(ITO) 19、上层为金属层21的2层结 构的源极8a及漏极10。还可同时形成共用电极9。再进一步，由该工序及工序4，应特别注意到，源极8a及漏极10其最下层为透明导 电膜(ITO) 19，该最下层的透明导电膜(IT0)19也可作为共用电极9来使用。
此外，此处虽未图示，但通过该工序，还可形成共用电极布线Sb。(工序6)接着，利用干法刻蚀，该干法刻蚀使用包含&的气体，如图3(f)所示，将设置于形 成共用电极9的区域的感光胶14除去。(工序7)接着，如图3(g)所示，利用使用磷酸-盐酸-硝酸系的刻蚀液的湿法刻蚀除去形 成共用电极9的区域的金属膜，接着，利用干法刻蚀，该干法刻蚀使用包含SF6的气体，形成 由a-Si层6和n+-Si层7构成的沟道部。由此，可对每1个像素形成开关元件的TFT18。(工序8)接着，利用干法刻蚀，该干法刻蚀使用包含&的气体，如图2(h)所示，将形成源极 8a、共用电极布线Sb、及漏极10的区域的感光胶除去。此外，此处虽未图示，但通过该工序，还同时除去形成共用电极布线8b的区域的 感光胶。(工序9)接着，利用等离子体CVD法，形成250nm 500nm左右的氮化硅膜作为层间绝缘膜 11，为形成接触孔12、以及栅极布线2及源极布线8a的布线引出端子焊盘部(未图示)，利 用光刻法将该层间绝缘膜11刻蚀成预定的图案(使用第5张掩膜)。然后，在层间绝缘膜 11上，利用溅射法形成由ITO构成的IOOnm左右的透明导电膜，利用光刻法将像素电极13 刻蚀成预定的图案(使用第6张掩膜)。通过以上工序，可形成如图1 (a)所示的有源矩阵 基板。如上所述，本实施方式的有源矩阵基板中，如图1(a)所示，采用将源极 漏极电极 其最下层为透明电极的布线结构，再进一步，将该最下层的透明电极作为共用电极。本实施 方式中，不是将共用电极设置在栅极电极 布线的最下层的ITO (共用电极)，而是将其设置 在源极电极·布线及漏极电极·布线的最下层。以往，将ITO设置得与栅极电极·布线平 行。与此不同的是，本实施方式中，利用透明导电膜(ITO) 19和设置于该IT019的上层 的不透明的金属层21形成源极电极·布线8a及漏极电极·布线10。由此，可平行于源极 布线而引出利用IT019所形成的共用电极布线Sb。若如同以往那样，将ITO设置在栅极电极 布线的最下层时，由于栅极绝缘膜上的 非晶硅位于ITO的上侧，因此具有栅极电极·布线上变粗糙的问题。栅极电极·布线上变 粗糙时，平坦度变低，TFT沟道部的凹凸变大，迁移率降低。与此不同的是，根据本实施方式， 由于不将ITO配置在栅极电极·布线的最下层，因此可避免非晶硅变粗糙的问题。再进一步，若如同以往，将ITO设置在栅极电极·布线的最下层时，ITO其结晶化 的转变温度非常低，即在150度 200度左右即从非晶态开始多晶化。若对结晶化后的状 态和非晶的状态进行比较，则其刻蚀率有较大的差别。因此，需要刻蚀相当长的时间。艮口， 需要进行过刻蚀。因此，具有栅极布线成为倒锥形(帽檐状)、不能覆盖栅极绝缘膜的问题。 与此不同的是，根据本实施方式，由于不将ITO配置在栅极电极·布线的最下层，因此可避 免这样的问题。再进一步，如上所述，将ITO设置在源极电极·布线及漏极电极·布线的最下层。进一步采用平行于源极布线而引出利用ITO所形成的共用电极布线的构成。一般相比于 栅极布线，源极布线较短。例如，XGA(扩展图案阵列)标准的情况下，布线数为纵768X横 10M。因此，显示部分的纵横比成为3 4。再进一步，在大型TV(电视机)等中所采用的 全高清(Full HD)标准的情况下，该布线数为纵1080X横1920，纵横比成为9 16。因而，相比平行于栅极布线的布线，平行于源极布线的布线其由电阻所造成的信 号延迟变小。再进一步，本实施方式中，不仅设置平行于上述源极布线·电极8a的共用电极布 线8b，还在邻接的栅极电极·布线2之间设置平行于栅极电极·布线2的辅助共用电极布 线3。即，通过进行连接的变化，将共用电极布线设置成网眼状。由此，可近似于不取决于显 示部分的大小、只由纵横比的关系即可决定电阻的构成。因而，可减小任意2点间的电阻。 此外，通过将共用电极布线设置成网眼状，可使其具有4个方向的冗余性。另外，如图1(b)所示，在栅极电极 布线2与共用电极布线8b的交叉部所对应的 区域，将金属层22设置于共用电极布线8b的上层。由于共用电极布线8b较细，因此该交 叉部断线的可能性较高，电阻的损耗较大。与此不同的是，如上所述，通过将金属层22设 置在共用电极布线8b的上层，即使该金属层的下侧发生断线，也可保证利用金属层进行连 接，并且通过装上低电阻的金属层22，可减小电阻的损耗。再进一步，如图1(b)所示，在栅极电极 布线2与共用电极布线8b的交叉部所对 应的区域，将由a-Si层6和n+-Si层7构成的半导体层设置于栅极电极·布线2与共用电 极布线8b之间。因此，相比不设置该半导体层的构成，可将栅极电极·布线2与共用电极 布线8b的距离取得较大，可减小电容。另外，如图2所示，将共用电极布线3设置在邻接的栅极电极·布线2与栅极电 极 布线2的中央附近。由此，可将共用电极布线3与栅极电极 布线2的距离取得较大。 从而，可减少发生由图案不佳或附着污物所引起的共用电极布线3和栅极电极 布线2的 短路的可能性。接着，对上述实施方式的变形例进行说明。此外，以下所说明的变形例中，对于与 上述实施方式的共同点省略其说明，并使用相同的参照标号。此外，以下为方便说明，将上 述实施方式称为代表例。(第1变形例)图4(a)为示出第1变形例的对应于上述图1(a)的A_A’剖视图，图4(b)为示出 同样第1变形例的对应于上述图1(b)的B-B’剖视图。此外，由于第1变形例中的俯视图 与上述图2相同，因此省略示出第1变形例的俯视图。上述代表例中，如图1(a)及图1(b)所示，层间绝缘膜11为1层的结构，与此不同 的是，第1变形例中，如图4(a)及图4(b)所示，将层间绝缘层取为2层结构。具体而言，第 1变形例中，使层间绝缘层11的结构成为由31版、5102等构成的无机膜23及由低介电常数 有机材料构成的膜M的2层结构。由此，相比上述代表例可进一步减小寄生电容。由于相比上述代表例还可进一步 减少泄漏等不良情况，因此可实现高可靠性。此处，对于利用上述第1变形例可减少泄漏等不良情况的理由进行说明。对于2 层金属层夹住单层绝缘膜而交叉的结构，该单层绝缘膜存在针孔或缺陷时，会在上下金属膜发生泄漏。再进一步，对于相同结构，当湿法刻蚀(湿法刻蚀)上层金属层时使用的刻蚀 剂(刻蚀液)能够刻蚀下层金属层时，若在单层绝缘膜存在针孔或缺陷，则会刻蚀下层金属 层，从而发生断线等。通常无论怎样进行灰尘管理，绝缘膜都会存在不少的针孔或缺陷。与此不同的是，由于在2层绝缘膜的同一位置产生针孔或缺陷的概率、相比在单 层绝缘膜产生针孔或缺陷的可能性非常低，因此如上述变形例1的构成那样，通过将由2层 金属层夹住的绝缘膜做成2层结构，可大幅减小上下金属膜发生泄漏的可能性及下层金属 层断线的可能性。此外，该第1变形例在上述工序9中，可通过形成由3丨版、5丨02等构成的150nm 350nm左右的无机膜、以及在该无机膜上层形成由低介电常数有机材料构成的2000nm 4000nm左右的膜，来制作层间绝缘膜。此外，第1变形例中，虽然记载了层间绝缘膜为2层结构的情况，但层间绝缘膜的 结构不限于2层，也可通过任意层叠上述由SiNx、Si&等构成的无机膜23和由低介电常数 有机材料构成的膜对，做成3层以上的结构。(第2变形例)图5为示出第2变形例的对应于上述图2的俯视图。另外，图6(a)为图5所示的 A-A'剖视图，图6(b)为图5所示的B-B’剖视图。上述代表例中，如图2所示，将辅助共用电极布线3配置在邻接的栅极布线2的大 约中央处。与此不同的是，第2变形例中，将辅助共用电极布线3配置在邻接的栅极布线2 中一侧栅极布线2的附近。更具体来讲，辅助共用电极布线3在源极布线8a延伸的方向具 有一部分不与像素电极13相交的部分。即，辅助共用电极布线3在源极布线8a延伸的方 向从像素电极13露出。另外至少在共用电极布线8b的一部分设置接触孔5’。对于图6(a)所示的A-A’剖面、即从设置TFT18的区域直到像素区域的中央附近 的剖面，与图2(a)不同，不设置辅助共用电极布线3而构成。另一方面，对于图6(b)所示 的B-B’剖面、即从栅极布线2所对应的区域一像素区域一直到栅极布线2和共用电极布线 8b的交叉部所对应的区域的剖面，与图2(b)不同，在像素区域设置辅助共用电极布线3，通 过形成于与一部分共用电极布线8b的区域重叠的位置的接触孔5’，连接该辅助共用电极 布线3和共用电极9 (包含一部分共用电极布线8b)。由此，可在对开口无用的部分配置一部分辅助共用电极布线3。即，可减少无效区 域(液晶不动的区域及液晶畴区域)。因此，可实现高开口率。此处，更具体地说明可实现该高开口率的理由。首先，定义无效区域。所谓无效区 域，是指下面的(一) (四)的区域。(一 )设置辅助共用电极布线3的部分(二)共用电极9与像素电极13重叠的部分中，至少像素电极中平行于源极布线 8a方向的两端部分(像素电极的梳齿汇总而连接的部分)的一部分(三)其它根据设计上的规则，栅极电极·布线2与辅助共用电极布线3的间隙、 及源极布线8与共用电极9的间隙(四)由液晶的取向状态产生的无效区域第2变形例中，通过使(一)与(二)及(三)的区域的一部分重叠，从代表例中 为无效区域的(一)+ ( 二)+ (三)+ (四)的这些区域中减去重叠部分所得到的区域成为无效区域。因而，第2变形例中，相比代表例可减小无效区域，可实现高开口率。该第2变形例在上述工序1中，可通过将设置辅助共用电极布线3的位置改变到 更靠近栅极2的位置，来进行制作。此外，代表例中的辅助共用电极布线3的配置位置只是单纯的一个例子，只要在 邻接的2根栅极布线2之间，可在任何位置。(第3变形例)图7为示出第3变形例的上述图2所对应的俯视图。另外，图8(a)为图7所示的 A-A'剖视图，图8(b)为图7所示的B-B’剖视图。第3变形例中，在上述代表例的构成的基础上，进一步如图7所示，将辅助共用电 极布线3平行于源极布线8a在像素区域的外周部(无效区域)延伸。即，将辅助共用电极 布线3平行于源极布线8a在共用电极9的周边部(外周部)延伸。即，如图7所示，将辅 助共用电极布线3的平面形状做成H型。由于图8(a)的A-A’剖面不通过第3变形例的特征部分，因此与图2(a)相同。如 图8(b)的B-B’剖面所示，在像素区域中的靠源极布线8a的无效区域(液晶不动的区域及 产生液晶畴的区域)，将辅助共用电极布线3设置于绝缘性基板1上。因而，相比代表例没 有增加工序，可对无效区域进行遮光，从而可得到高显示品质。该第3变形例在上述工序1 中，可通过将辅助共用电极布线3平行于源极布线8a形成在靠源极布线8a的无效区域，来 进行制作。 进一步也可设置成，将辅助共用电极布线3平行于源极布线8a在像素区域的外周 部延伸，并且将其平行于栅极布线2在像素区域的外周部延伸，从而包围像素区域的外周 部。即，也可将共用电极布线3在像素区域设置成环形。(第4变形例)图9为示出第4变形例的上述图2所对应的俯视图。另外，图10(a)为图9所示 的A-A’剖视图，图10(b)为图9所示的B-B’剖视图。第4变形例中，如图9、图10(a)及图10(b)所示，在共用电极9的周边部(外周 部)，设置与源极8a及漏极10的上层设置的金属层21相同的金属层，作为用于遮住液晶畴 的遮光膜(包围共用电极的外周而设置的金属层)25。再进一步，如图9所示，也可将遮光 膜25设置成使其覆盖共用电极布线8b的整个表面。此外，此处遮光膜25所使用的金属层 并不一定限定于具有作为遮光膜的功能的金属层。即，所谓遮光的功能只是单纯的一个例 子。上述工序7中，可通过在除去金属膜时、不全部除去形成共用电极9的地方所对应 的金属膜，而在共用电极9的周边部保留金属膜来形成该遮光膜25。根据上述构成，可使共用电极9的周边具有遮光的功能，并且通过在共用电极9及 辅助共用电极布线3设置由低电阻的金属层构成的遮光膜25，可力图减小共用电极9及辅 助共用电极布线3的电阻。(第5变形例)图11为示出第5变形例的对应于上述图2的俯视图。另外，图12为图11所示的 A-A'剖视图。图13为图11所示的C部、即共用电极9和辅助共用电极布线3的交叉部的 放大图，图14为图13所示的B-B’剖视图。如图11所示，第5变形例所示的像素电极13在共用电极9和辅助共用电极布线3相互交叉的部分中断，在该交叉的部分设置与像素电 极13隔开的接触电极焊盘17。接触电极焊盘17将共用电极9和辅助共用电极布线3相互 电连接。图13所示的参照标号16表示共用电极9的开口部。即，第5变形例中，如图12 及图14所示，在共用电极9和辅助共用电极布线3的交叉部设置开口部。再进一步，由图 12及图14可知，层间绝缘膜11及栅极绝缘膜4在设置接触电极焊盘17的位置被挖通。上述代表例中，在栅极绝缘膜4设置接触孔5，从而将共用电极9和辅助共用电极 布线3电连接。与此不同的是，第5变形例中，如图12及图14所示，设置与共用电极9和 辅助共用电极布线3的双方连接的接触电极焊盘17。即，利用接触电极焊盘17将共用电极 9和辅助共用电极布线3相互连接。沿着层间绝缘膜11形成接触电极焊盘17，该接触电极焊盘17的一端与共用电极 9连接，并且另一端与辅助共用电极布线3连接。由此，如图14的虚线所示，辅助共用电极 布线3与共用电极9电连接。上述接触电极焊盘17可在形成像素电极13的同时形成，此 外，虽然此处接触电极焊盘17在源极布线8a延伸的方向连接共用电极9和辅助共用电极 布线3，但这只是单纯的一个例子，例如也可在栅极布线2延伸的方向连接共用电极9和辅 助共用电极布线3。另外，对于将共用电极9的开口部16及接触电极焊盘17的构成做成如图12 · 14 所示的构成的理由，下面使用附图进行说明。上述代表例中，对于有源矩阵基板的制作需要6张掩膜工艺。与此不同的是，根据 该第5变形例，可实现5张掩膜工艺。该理由是由于省去了用于形成接触孔5的光刻工序， 可在对层间绝缘膜11进行光刻、图案形成时同时形成接触孔5。接着，对图12所示的有源矩阵基板的制造方法进行说明。(工序1)首先，如图15(a)所示，利用溅射法在绝缘性基板1上形成250nm左右的Ti/Al/ Ti等膜，利用光刻法相互隔开地形成栅极2及辅助共用电极布线3。此外，该工序1中，使 用第1张掩膜。(工序2)接着，利用等离子体CVD(化学气相沉积chemical vapor exposition)法按 300nm左右的栅极绝缘膜(氮化硅；SiNx) 4、150nm左右的a_Si层6、50nm左右的n+_Si层7 的顺序连续形成3层膜。成膜后，如图15(b)所示，利用光刻法，使栅极2及辅助共用电极 布线3所对应的位置形成岛状图案。此外，该时刻还未形成TFT18的沟道部。此外，该工序 2中，使用第2张掩膜。(工序3)接着，利用溅射法连续在下层形成由ITO构成的IOOnm左右的透明导电膜，在上层 形成150nm左右的Mo/Al/MoN等金属层膜。成膜后，如图15 (c)所示，利用网目曝光法，形成 感光胶14，该感光胶14使同时除去透明导电膜及金属层的区域的感光胶的残膜量为Onm， 使同时保留透明导电膜及金属层的第1区域(形成源极8a的区域及形成漏极10的区域) 的残膜量为约3000nm，使仅保留透明导电膜的第2区域(形成共用电极9的区域)的残膜 量为约lOOOnm。此外，此处虽未图示，但通过该工序，也在形成共用电极布线8b的区域形成残膜量约为3000nm的感光胶14。此外，该工序3中，使用第3张掩膜。(工序4)接着，利用湿法刻蚀，该湿法刻蚀采用使用磷酸-盐酸-硝酸系的刻蚀液的湿法刻 蚀液，刻蚀上述金属层，然后利用使用氯化铁系的刻蚀剂的湿法刻蚀，刻蚀透明导电膜，如 图15(d)所示，形成源极8a及漏极10。另外，通过该工序，可形成下层为透明导电膜(ITO) 19、上层为金属层21的2层结 构的源极8a及漏极10。还可同时形成共用电极9。此外，此处虽未图示，但通过该工序，还可形成共用电极布线Sb。(工序5)接着，利用干法刻蚀，该干法刻蚀使用包含O2的气体，如图15(e)所示，将设置于 形成共用电极9的区域的感光胶14除去。(工序6)接着，如图15(f)所示，利用使用磷酸-盐酸-硝酸系的刻蚀液的湿法刻蚀除去形 成共用电极9的区域的金属膜，接着，利用干法刻蚀，该干法刻蚀使用包含SF6的气体，形成 由a-Si层6和n+-Si层7构成的沟道部。由此，可对每1个像素形成开关元件的TFT18。(工序7)接着，利用干法刻蚀，该干法刻蚀使用包含O2的气体，如图15(g)所示，将形成源 极8a、共用电极布线Sb、及漏极10的区域的感光胶除去。此外，此处虽未图示，但通过该工 序，还可同时除去形成共用电极布线8b的区域的感光胶。(工序8)接着，利用等离子体CVD法，如图15(h)所示，形成150nm 650nm左右的氮化硅 膜作为层间绝缘膜11，为形成接触孔5及接触孔12、以及栅极布线2及源极布线8a的布线 引出端子焊盘部(未图示)，利用光刻法将该层间绝缘膜11刻蚀成预定的图案。同时，将层 间绝缘膜11作为掩膜，干法刻蚀栅极绝缘膜4，使接触孔5达到辅助共用电极布线3。此外，该工序中，使用第4张掩膜。(工序 9)接着，如图15(i)所示，在层间绝缘膜11上，利用溅射法形成由ITO构成的IOOnm 左右的透明导电膜，利用光刻法将像素电极13及用于相互电连接共用电极9和辅助共用电 极布线3的接触电极焊盘17刻蚀成预定的图案。通过以上工序，可形成如图12所示的有 源矩阵基板。此外，该工序中，使用第5张掩膜。如上所述，该第5变形例中，可用5张掩膜来制造有源矩阵基板。接着，对于5张掩膜和6张掩膜各自的情况，进一步使用附图进行说明。图16 (a) 图16 (e)为示出6张掩膜的情况的有源矩阵基板的接触孔5的部分的 制造过程的剖视图，图16(f) 图16 (j)为示出图16(a) 图16(e)的各图的俯视的图解。第1张掩膜，如图16(a)所示，为形成辅助共用电极布线3而使用。2张掩膜在未 图示的半导体层的光刻法中使用。第3张掩膜，如图16(b)所示，为形成接触孔5而使用。 第4张掩膜，如图16(c)所示，为形成共用电极9而使用。第5张掩膜，如图16(d)所示，为 形成层间绝缘膜11的图案而使用。第6张掩膜，如图16(e)所示，为形成像素电极13而使 用。
另一方面，图17 (a) 图17(e)为示出5张掩膜的情况的有源矩阵基板的接触孔5 的部分的制造过程的剖视图，图17(f) 图17(j)为示出图17(a) 图17(e)的各图的俯 视的图解。第1张掩膜，如图17(a)所示，为形成辅助共用电极布线3而使用。2张掩膜在未 图示的半导体层的光刻法中使用。第3张掩膜，如图17 (b)所示，为形成共用电极9的开 口部16而使用。第4张掩膜，如图17(c)所示，为形成层间绝缘膜11而使用。此处，如图 17 (d)所示，通过将层间绝缘膜11作为掩膜并干法刻蚀栅极绝缘膜2，而形成达到辅助共用 电极布线3的接触孔5。因此，图17(d)中不需要新的掩膜。第5张掩膜，如图17(e)所示， 为形成像素电极13、及用于相互电连接共用电极和辅助共用电极布线3的接触电极焊盘17 而使用。此外，图17(d)中，用虚线所示的箭头表示辅助共用电极布线3和共用电极9的电 连接的流向。接着，对于第5变形例中，如图12所示，设置不规则的接触孔5的理由进行说明。 为说明该理由，分别对本实施方式的第5变形例的2个比较例使用附图进行说明。图18(a)及图18(b)示出比较例，对于将共用电极9的开口部16做得比接触孔5 的开口要大的情况，图18(a)示出俯视图，图18(b)示出图18(a)的B_B’剖视图。该比较例的情况下，如图18(b)所示，虽然接触电极焊盘17可与辅助共用电极布 线3相互电连接，但接触电极焊盘17不能与共用电极9相互电连接。由于是显然的，因此 省略理由。同样地，图19(a)及图19(b)示出比较例，对于将共用电极9的开口部16做得比 接触孔的开口要小的情况，图19(a)示出俯视图、图19(b)示出图19(a)的B_B’剖视图。该比较例的情况下，如图19(b)所示，虽然接触电极焊盘17可与共用电极9相互 电连接，但不能与辅助共用电极布线3相互电连接。其理由为，将层间绝缘膜11作为掩膜 并干法刻蚀栅极绝缘膜4、从而使接触孔5达到辅助共用电极布线3时，由于共用电极9由 ITO等材料形成，因此不进行干法刻蚀，其结果，由于栅极绝缘膜4变为倒锥形、即帽檐状， 因此接触电极焊盘17断开。根据这些比较例，本实施方式的第5变形例中的有源矩阵基板其构成为，接触电 极焊盘17可与共用电极9和辅助共用电极布线3的双方进行电连接。即，其构成为将上述 2个比较例的任一构成都进行采用。进一步换言之，接触电极焊盘17在接触孔5的外缘的 外侧的端部侧与辅助共用电极布线3连接，并且与共用电极9中的接触孔5的外缘的内侧 的端部侧连接。此外，通常的6张掩膜工艺中，为在形成源极、漏极前形成用于电连接共用电极9 和辅助共用电极布线3的接触孔5，增加一次光刻工序。5张掩膜中，在形成源极、漏极前不 进行形成上述接触孔5的光刻工序，在共用电极9的一部分预先设置开口部(用于之后将 接触孔5贯通到最下层的辅助共用电极布线3)，在对层间绝缘膜11进行光刻、图案形成时 同时形成接触孔5，在接下来形成像素电极13时形成将共用电极9和辅助共用电极布线3 进行电连接的接触电极焊盘17，以此可使用5张掩膜。另外，权利要求1所述的构成中(无 辅助共用电极布线)，即使不施行上述那样的工序，也为5张掩膜工艺。这是由于原本就不 存在形成上述源极、漏极前的接触孔5的光刻、图案形成工序。(第6变形例)
上述代表例中，将像素电极13做成直梳齿形状。与此不同的是，第6变形例中，对 像素电极13的形状加以变形。例如，如图20(a)所示，也可将像素电极13做成V字形使其中心位于像素区域中 的源极布线8a的中央，如图20 (b)所示，也可将像素电极13做成V字形使其中心来到像素 区域中的栅极布线2的中央。此外，本变形例中，在担心产生液晶畴的区域的共用电极9上 保留源极8a的上层的金属层21。S卩，如图20(a)及图20(b)所示，在共用电极9的一部分 设置金属层21 (图中虚线部)。通过将像素电极13做成这样的形状，可实现由多畴所得到的宽视角。如上所述，本发明所涉及的有源矩阵基板为具有绝缘性基板；相互交叉配置于该 绝缘性基板上的视频信号线及扫描信号线；及配置于这些信号线的交点的具备栅极电极、 源极电极和漏极电极而构成的薄膜晶体管的有源矩阵基板，作为源极电极及漏极电极的下 层使用而形成的透明电极层，在由相互邻接的视频信号线和相互邻接的扫描信号线所包围 的像素区域作为共用电极来使用，并且作为平行于上述视频信号线而连接相互邻接的上述 共用电极所形成的共用电极布线来使用。因而，可提供一种减小由电阻所造成的信号延迟及由寄生电容所造成的信号延迟 的有源矩阵基板。发明的详细说明项中所完成的具体实施方式
或实施例，始终是阐明本发明的技术 内容的说明，不应仅限定于这样的具体例而狭义地进行解释，在本发明的精神及如上所述 的权利要求的范围内，可作各种更改来进行实施。工业上的实用性本发明可适用于液晶显示装置，特别能够适用于特大型的电视机等。
权利要求
1.一种有源矩阵基板，具有绝缘性基板；相互交叉配置于该绝缘性基板上的视频信号线及扫描信号线；及配置于这些信号线的交点的具备栅极电极、源极电极和漏极电极而构成的薄膜晶体 管，其特征在于，作为源极电极及漏极电极的下层使用而形成的透明电极层，在由相互邻接的视频信号 线和相互邻接的扫描信号线所包围的像素区域作为共用电极来使用，并且作为平行于所述 视频信号线而连接相互邻接的所述共用电极所形成的共用电极布线来使用。
2.如权利要求1所述的有源矩阵基板，其特征在于，用于形成所述栅极电极而形成的 金属膜，作为平行于所述扫描信号线而形成的辅助共用电极布线来使用，该辅助共用电极 布线与所述共用电极通过接触孔电连接。
3.如权利要求2所述的有源矩阵基板，其特征在于，所述共用电极包括在所述接触孔 的外缘的外侧及内侧分别具有端部的开口部，具有接触电极焊盘，该接触电极焊盘在所述共用电极中的所述接触孔的外缘的外侧的 端部侧与所述辅助共用电极布线相连接，并且与所述共用电极中的所述接触孔的外缘的内 侧的端部侧相连接。
4.如权利要求3所述的有源矩阵基板，其特征在于，在所述像素区域设置像素电极，所 述接触电极焊盘利用与该像素电极相同的材料及相同的制造工序而形成。
5.如权利要求2至4的任一项所述的有源矩阵基板，其特征在于，所述辅助共用电极布 线设置在邻接的所述扫描信号线的大约中间附近。
6.如权利要求2至4的任一项所述的有源矩阵基板，其特征在于，所述辅助共用电极布 线设置在邻接的所述扫描信号线的一侧的扫描信号线的附近。
7.如权利要求2至4的任一项所述的有源矩阵基板，其特征在于，所述辅助共用电极布 线在所述共用电极的外周部平行于所述视频信号线而延伸。
8.如权利要求7所述的有源矩阵基板，其特征在于，所述辅助共用电极布线在所述共 用电极的外周部进一步也平行于所述扫描信号线而延伸。
9.如权利要求1至4的任一项所述的有源矩阵基板，其特征在于，设置作为所述源极电 极及所述漏极电极的上层使用而层叠的金属层，使其包围所述共用电极的外周。
10.如权利要求9所述的有源矩阵基板，其特征在于，用以包围所述共用电极的外周而 设置的金属层，也形成在形成共用电极布线的部分。
11.如权利要求1至4的任一项所述的有源矩阵基板，其特征在于，在所述共用电极布 线和所述扫描信号线的交叉部上设置金属层。
12.如权利要求1至4的任一项所述的有源矩阵基板，其特征在于，具备至少具有由无 机膜所构成的层和由低介电常数有机材料所构成的层的2层的层间绝缘膜。
13.一种液晶显示装置，其特征在于，具备权利要求1至4的任一项所述的有源矩阵基板。
全文摘要
本发明为具有绝缘性基板(1)；相互正交配置于绝缘性基板(1)上的栅极布线(2)及源极布线(8a)；及配置于这些信号线(2)·(8a)的交点并由栅极(2)、源极电极(8a)和漏极电极(10)所构成的TFT(18)的有源矩阵基板，作为源极(8a)及漏极(10)的下层使用而形成的透明导电膜(19)，在由相互邻接的源极布线(8a)和相互邻接的栅极布线(2)所包围的像素区域作为共用电极(9)来使用，并且作为平行于源极布线(8a)而连接相互邻接的共用电极(9)所形成的共用电极布线(8b)来使用。由此，本发明提供一种减小由电阻所造成的信号延迟及由寄生电容所造成的信号延迟的有源矩阵基板。
文档编号H01L27/12GK102096251SQ20101053619
公开日2011年6月15日 申请日期2007年5月8日 优先权日2006年9月27日
发明者村井淳人 申请人:夏普株式会社