专利名称：具有经配置以减轻因应力所致的故障的凸块组合件的晶片级芯片尺寸封装装置的制作方法
具有经配置以减轻因应力所致的故障的凸块组合件的晶片
级芯片尺寸封装装置
背景技术：
半导体装置的制造中所使用的传统制作工艺采用微光刻将集成电路图案化到由例如硅或类似材料等半导体形成的圆形晶片上。通常，将经图案化的晶片分割成个别集成电路芯片或裸片以将所述集成电路彼此分离。使用各种封装技术来组装或封装所述个别集成电路芯片以形成可安装到印刷电路板的半导体装置。多年来，封装技术已演变而开发出更小、更廉价、更可靠且更环保的封装。举例来说，已开发出芯片尺寸封装技术，其采用具有不大于集成电路芯片的面积的1.2倍的表面积的直接表面可安装封装。晶片级封装是一种借以在分割之前在晶片级上封装集成电路芯片的新兴芯片尺寸封装技术，其囊括了各种技术。晶片级封装将晶片制作工艺扩展为包含装置互连及装置保护过程。因此，晶片级封装通过允许在晶片级上集成晶片制作、封装、测试及老化过程而流线化制造工艺。
发明内容
本发明描述晶片级芯片尺寸封装半导体装置，其具有若干凸块组合件，所述凸块组合件具有经配置以减轻因所述凸块中的应力尤其是由热循环测试期间的CTE不匹配、坠落测试或循环弯曲测试期间的动态变形等等导致的应力所致的焊料凸块故障。在一实施方案中，所述晶片级芯片尺寸封装装置包含集成电路芯片，所述集成电路芯片具有两个或两个以上凸块组合件阵列以用于将所述装置安装到印刷电路板。所述阵列中的至少一者包含经配置以比剩余阵列的凸块组合件耐受较高水平的应力的凸块组合件。提供此发明内容以按简化形式引入下文在具体实施方式
中进一步描述的概念精选。此发明内容并不打算识别所请求标的物的关键特征或实质特征，也不打算用于协助确定所请求标的物的范围。
参考附图描述详细说明。在说明中的不同实例及各图中使用相同参考编号可指示类似或等同的项目。图1是图解说明根据本发明的实例性实施方案的晶片级芯片尺寸封装装置的示意性部分横截面侧视立面图。图2是图解说明根据本发明的另一实例性实施方案的采用铜(Cu)柱凸块界面的晶片级芯片尺寸封装装置的示意性部分横截面侧视立面图。图3是图1及图2中所展示的晶片级芯片尺寸封装装置的示意性俯视平面图。图4是图解说明晶片级芯片尺寸封装装置的示意性部分横截面侧视立面图，其图解说明凸块组合件的支座(凸块)高度。图5及图6是分别图解说明图1及图2的晶片级芯片尺寸封装装置的示意性部分横截面立面图，所述封装装置安装到电子装置的印刷电路板。
图7是图解说明用于制作例如图1及图2中所展示的装置的晶片级芯片尺寸封装装置的实例性实施方案中的工艺的流程图。图8A到图8H是图解说明根据图7中所展示的工艺制作例如图1中所展示的装置的晶片级芯片尺寸封装装置的示意性部分横截面侧视立面图。图9A到图9H是图解说明根据图7中所展示的工艺制作例如图2中所展示的装置的具有铜(Cu)柱凸块界面的晶片级芯片尺寸封装装置的示意性部分横截面侧视立面图。图10及图11是适合在根据图7中所展示的工艺制作晶片级芯片尺寸封装装置时使用的焊料球放置模板的示意性俯视平面图。
具体实施例方式MM晶片级封装促进比利用许多其它封装技术所制造的装置在成本上较低、具有较小形式因子且提供较低寄生效应的半导体装置的生产。然而，迄今为止，晶片级封装技术的应用已限于在使用小集成电路芯片的装置(例如，借助具有小于约25mm2的表面积的裸片的装置)的生产中使用。对于采用较大芯片的装置，芯片与装置所安装到的印刷电路板(FR4) 之间的热膨胀系数(CTE)的不匹配变得显著。在热循环测试期间，此不匹配可在用于将所述装置安装到所述印刷电路板的焊料凸块中导致高应力及裂缝。另外，在坠落测试及循环弯曲测试期间，焊料的相对高刚度可致使在焊料凸块与凸块的金属间化合物之间的界面处出现因动态变形所致的应力。因此，描述用于制作具有凸块组合件的晶片级芯片尺寸封装半导体装置的技术， 所述凸块组合件经配置以减轻因所述凸块中的应力尤其是CTE不匹配、坠落测试或循环弯曲测试期间的动态变形等等所导致的应力所致的焊料凸块故障。因此，所述技术促进采用大集成电路芯片的晶片级芯片尺寸封装装置(例如，采用具有大于约25mm2的表面积的裸片的装置)的制作。此类晶片级芯片尺寸封装装置可用于包含但不限于以下各项的各种应用中芯片上系统(SOC)应用、动态随机存取存储器(DRAM)应用及中央处理单元(CPU)应用。在一实施方案中，所述晶片级芯片尺寸封装装置包含集成电路芯片，所述集成电路芯片上形成有至少一个第一凸块组合件阵列及至少一个第二凸块组合件阵列，以将所述装置安装到印刷电路板。所述第二凸块组合件经配置以比所述第一凸块组合件耐受较高水平的应力。举例来说，第二凸块组合件的焊料凸块可制作得比第一凸块组合件的焊料凸块大，同时维持共面性。因此，第二凸块组合件的焊料凸块可具有比第一凸块组合件的焊料凸块大的表面积，使得第一凸块组合件的凸块中的应力量减小(针对给定量的力的施加)。第二凸块组合件的焊料凸块还可具有不同于第一凸块组合件的焊料凸块的焊料组成及/或凸块界面配置。因此，第一凸块组合件的焊料凸块可较具弹性以抵抗破裂。实例性实施方案图1到图6图解说明根据本发明的实例性实施方案的晶片级芯片尺寸封装装置 100。如所展示，装置100包含由衬底104及形成于衬底104的表面108中的一个或一个以上集成电路106构成的集成电路芯片102。再分布结构110形成于表面108上在集成电路 106上方。再分布结构110将集成电路106的外围接合垫再分布成部署于集成电路芯片102的表面上方的一个或一个以上接合垫112区域阵列。再分布结构110的配置及/或由再分布结构110提供的接合垫112的数目及配置可取决于集成电路106的复杂性及配置、集成电路芯片102的大小及形状等等而变化。接合垫112提供集成电路106通过其连接到例如印刷电路板等外部组件的电触点。图5及图6分别图解说明图1及图2的晶片级芯片尺寸封装装置100，其安装到电子装置的印刷电路板114。提供焊料凸块116以供设接合垫112与形成于印刷电路板114的表面上的对应垫118之间的机械及/或电互连。在一个或一个以上实施方案中，焊料凸块116可由例如锡-银-铜(Sn-Ag-Cu)合金焊料(即，SAC)、锡-银(Sn-Ag)合金焊料、锡-铜(Sn-Cu)合金焊料等无铅焊料制作而成。然而，预期可使用锡-铅(PbSn)焊料。下文更详细地描述用于使用晶片级封装技术来形成焊料凸块116的实例性工艺。可向集成电路芯片102的接合垫112施加凸块界面120以提供接合垫112与焊料凸块116之间的可靠互连边界。举例来说，在图1中所展示的晶片级芯片尺寸封装装置100 中，凸块界面120包括施加到集成电路芯片102的接合垫112的凸块下敷金属(UBM) 120。 UBM 122可具有各种组成。举例来说，UBM 122包含不同金属(例如，铝(Al)、镍(Ni)、铜 (Cu)等)的多个层，其充当粘合层、扩散势垒层、可焊接层、氧化势垒层等等。然而，可能有其它UBM结构。在图2中，所图解说明的晶片级芯片尺寸封装装置100采用铜(Cu)柱焊料凸块(CPB)结构。因此，凸块界面120由替代UBM 122而形成于接合垫112上的铜(Cu)柱 124构成。可向铜柱IM下方的接合垫112施加粘合/势垒/籽晶层以改进互连界面的可靠性。根据本发明，晶片级芯片尺寸封装装置100包含第一凸块组合件128的一个或一个以上阵列126及第二凸块组合件132的一个或一个以上阵列130。第一凸块组合件1 由焊料凸块116及相关联接合垫112、凸块界面120(例如，UBM 122及/或铜柱124)构成， 其经配置以提供集成电路芯片102到印刷电路板114的机械及/或电互连。第一凸块组合件1 用于集成电路芯片102的其中焊料凸块116不可能经历因CTE不匹配、动态变形、疲劳等等所致的高水平应力且因此不可能遭受应力相关故障的区域中。举例来说，在图1、图 2及图3中所展示的晶片级芯片尺寸封装装置100中，第一凸块组合件1 布置成大体接近于集成电路芯片102的中心134的一个或一个以上阵列126。然而，可能有各种其它布置， 此取决于集成电路芯片102的配置。第二凸块组合件132由焊料凸块116及相关联接合垫112、凸块界面120(例如， UBM 122及/或铜柱124)构成，其经配置以耐受因CTE不匹配、动态变形、疲劳等等所致的应力，具有比第一凸块组合件1 低的故障率。因此，第二凸块组合件132替代第一凸块组合件1 而用于集成电路芯片102的其中焊料凸块116可经历可能导致焊料凸块116的故障的高水平应力的区域中。在一个或一个以上实施例中，第二凸块组合件132中的至少一些组合件可经配置以仅供设晶片级芯片尺寸封装装置100到印刷电路板114的机械附接。 因此，第二凸块组合件132可不通过再分布结构110与集成电路106互连。然而，预期第二凸块组合件132中的一者或一者以上可供设装置100与印刷电路板114之间的电连接，以便提供集成电路106的电力或接地等等。在此些实施例中，第二凸块组合件132可直接或经由再分布结构110与集成电路106互连。第二凸块组合件132的位置及布置可因集成电路芯片102的大小及形状、形成于芯片102上的集成电路106的设计、热循环及坠落测试要求等等因素而变化。举例来说，在所图解说明的晶片级芯片尺寸封装装置100中，第二凸块组合件132用于接近于集成电路芯片102的边缘136的其中第二凸块组合件132的焊料凸块116可经历高水平应力的区域中。特定来说，所展示的晶片级芯片尺寸封装装置100包含布置成邻近于集成电路芯片102 的边缘136的一个或一个以上行138的多个第二凸块组合件132。所提供的行138的数目可取决于各种设计要求而变化。举例来说，在图1及图2中，提供第二凸块组合件132的两个行138，而在图3中，提供第二凸块组合件132的一个行138。此外，在所图解说明的实施例中，凸块组合件1观、132未定位于集成电路芯片102的拐角140处，这是因为位于接近所述芯片的拐角140处的焊料凸块116可经受高水平应力。然而，预期可提供经配置以耐受在接近集成电路芯片102的拐角140处所遭遇的应力的第二凸块组合件132。在所图解说明的实施方案中，第二凸块组合件132制作得比第一凸块组合件1 大，使得第二凸块组合件132的焊料凸块116具有比第一凸块组合件128的焊料凸块116 大的表面积。举例来说，凸块界面120(例如，UBM 122或铜柱124)可经确定大小及/或经成形使得第一凸块组合件128的焊料凸块116大体具有第一表面积(Asi)且第二凸块组合件132的焊料凸块116大体具有第二表面积(As2)，其中第二表面积(As2)大于第一表面积 (Asi)。此外，第二凸块组合件132的阵列130中的焊料凸块116的间距可制作得比第一凸块组合件1 的阵列1 的焊料凸块116的间距大以适应焊料凸块116的增加的大小(表面积)。因此，如图3中所展示，第一凸块组合件128的焊料凸块116可大体具有第一间距 (P1),而第二凸块组合件132的焊料凸块116可大体具有第二间距(P2),其中第二间距(P2) 大于第一间距(P1)。由于第二凸块组合件132大于第一凸块组合件128，因此施加在第二凸块组合件 132的焊料凸块116上的力可分布在较大面积(例如，表面积(As2))上，从而减小焊料凸块 116内的应力量且降低焊料凸块116将遭受应力相关故障的可能性。此外，在其中第二凸块组合件132将晶片级芯片尺寸封装装置100电互连到印刷电路板114的实施例中，焊料凸块116的较大表面积(As2)允许焊料凸块116内的电流/电压密度，从而减小焊料凸块116 对电迁移的易感性。焊料凸块116的较大表面积(As2)还可允许第二凸块组合件132载送与第一凸块组合件1 相比较大的电流量而不会有电流/电压密度的对应增加及电迁移的增加。因此，所述凸块组合件的故障率可减小使得晶片级芯片尺寸封装装置100的可靠性增加。在所图解说明的实施方案中，在第一凸块组合件128与第二凸块组合件132之间维持共面性。举例来说，如图4中所展示，第二凸块组合件132的焊料凸块116可具有至少约等于第一凸块组合件128的焊料凸块116的支座(凸块)高度(H1)的支座(凸块)高度 (H2)。因此，焊料凸块116的末端(例如，焊料凸块116的与凸块界面120相对的端)彼此共面以促进晶片级芯片尺寸封装装置100到印刷电路板114(图5及图6)的有效安装。可通过调整焊料凸块116的相应表面积(Asi、As2)的大小及施加到凸块界面120 的焊料的体积来提供第一凸块组合件1 与第二凸块组合件132的共面性。举例来说，第二凸块组合件132的凸块界面120(例如，UBM 122及/或铜柱124)经形成使得凸块界面 120的表面积至少大致等于第二表面积(As2)，而第一凸块组合件128的凸块界面120经形成使得凸块界面120的表面积至少大致等于第一表面积(Asi)。施加到凸块界面120的焊
8料通常回流以至少大致润湿凸块界面120的全表面，同时在重力的影响下塌缩为可因焊料的表面张力而获得的最低应力形状。因此，在所展示的实施方案中，第二凸块组合件132的焊料凸块116因其较大表面积(As2)而塌缩成圆顶形状，而第一凸块组合件1 的焊料凸块 116(具有较小表面积(Asi))塌缩成较球形的形状。因此，较大表面积(As2)允许第二凸块组合件132的焊料凸块116比第一凸块组合件128的焊料凸块116含有较大体积的焊料，同时维持至少约等于第一凸块组合件128的焊料凸块116的支座高度(H1)的支座高度(H2)。第二凸块组合件132的焊料凸块116所采用的焊料的组成也可经选择以减轻因焊料凸块116中的应力、电迁移等等所致的故障。举例来说，第一凸块组合件128的焊料凸块116可由具有第一组成的焊料制作而成，而第二凸块组合件132的焊料凸块116可由具有不同于第一组成的第二组成的焊料制作而成。因此，第二凸块组合件132的焊料凸块116可由具有比第一凸块组合件128的焊料凸块116所采用的焊料较具弹性且因此较不易于形成裂缝的第一组成的焊料制作而成，第一凸块组合件128的焊料凸块116所采用的焊料可具有经选择以增强导电性的第二组成。以此方式，可减小焊料凸块116的应力相关故障的发生率，从而改进晶片级芯片尺寸封装装置100的可靠性。焊料凸块116 的制作中所使用的焊料可具有各种组成。在一实例中，第一凸块组合件128的焊料凸块 116可为SAC305(Sn3. OAgO. 5Cu)合金焊料，而第二凸块组合件132的焊料凸块116可为 SAC405 (Sn3. 8AgO. 8Cu)合金焊料。可能有其它实例。第二凸块组合件132的凸块界面120 (UBM 122或铜柱124)的配置还可经选择以减轻因焊料凸块116中的应力、电迁移等等所致的故障。在实施例中，第一凸块组合件1 可采用具有第一配置的第一凸块界面120，而第二凸块组合件132可采用具有不同于第一配置的第二配置的凸块界面120。举例来说，在晶片级芯片尺寸封装装置100采用传统焊料凸块结构的情况下，第二凸块组合件132的UBM 122可在UBM122所采用的层的数目及类型、UBM 122的各种层的厚度、UBM 122的各种层中所使用的材料等等上不同于第一凸块组合件1 的UBM 122。类似地，在晶片级芯片尺寸封装装置100采用铜柱焊料凸块(CPB)结构的情况下，第二凸块组合件132的铜柱IM及/或粘合/势垒/籽晶层的具体配置可不同于第一凸块组合件128的铜柱124的配置。预期在一些实施方案中，集成电路芯片102可具备第一凸块组合件1 及/或第二凸块组合件132的多个阵列126、130，其中每一阵列126、130的凸块组合件128、132可包括具有不同于其它阵列126、130的凸块组合件128、132的大小(表面积)、间距、焊料组成及/或凸块界面配置的焊料凸块116。以此方式，每一阵列126、130内的各个第一凸块组合件1 及/或第二凸块组合件132可经配置以耐受所述阵列126、130内的凸块组合件 1观、132所遭遇的由CTE不匹配、动态变形、疲劳等等导致的应力。此外，预期第二凸块组合件132可经配置以具有比第一凸块组合件大的大小(表面积)、比其大的间距、不同于其的焊料组成及/或不同于其的凸块界面配置以减轻因焊料凸块116中的应力所致的故障的任一组成。因此，在一个或一个以上实施方案中，集成电路芯片102可具备与第一凸块组合件 128至少约相同大小但具有不同的焊料组成及/或凸块界面配置以耐受高应力的第二凸块组合件132。实例性制作工艺图7图解说明采用晶片级封装技术来制作例如图1到图6中所展示的装置100的半导体装置的实例性工艺200。在所图解说明的工艺200中，在分割半导体晶片之前在所述晶片上形成第一及第二凸块组合件。如所展示，首先使用微光刻技术处理所述半导体晶片 (框202)以在所述晶片的表面中形成集成电路。8A到图8H及图9A到图9H中图解说明实例性半导体晶片300的一部分以图解说明实例性第一凸块组合件302及实例性第二凸块组合件304的形成。如图8A及图9A中所展示，在被处理时，晶片300包含衬底306，衬底306 的表面310中形成有一个或一个以上集成电路308。衬底306经配置以被分割(切割)成多个集成电路芯片312。在所图解说明的实施方案中，衬底306由硅制作而成。然而，预期衬底306可替代地由例如锗、砷化镓、碳化硅等等其它半导体材料制作而成。在晶片300的表面上于所述集成电路上方形成再分布结构(框204)。图8B及图 9B图解说明实例性再分布结构314。如所展示，再分布结构314可具有将集成电路308的外围接合垫316再分布成部署于晶片300的表面322上方的接合垫318、320的多个层。举例来说，在所展示的实施方案中，将再分布结构314图解说明为包含形成于集成电路308上方以将集成电路308与后续导电层分离的隔离层324。隔离层324由例如苯并环丁烯聚合物(BCB)、二氧化硅(SiO2)或类似材料等电介质材料形成。接着在隔离层3M上方施加由例如多晶硅、金属(例如铝或铜)等等导电材料形成的再分布层326。对再分布层3 进行图案化以形成接合垫318、320且提供集成电路308的外围接合垫316到接合垫318、320 的电互连。如图8B及图9B中所展示，接合垫318、320可经确定大小及/或经成形使得第一凸块组合件302的接合垫318大体具有第一表面积(Api)且第二凸块组合件304的接合垫320大体具有第二表面积(AP2)，其中第二表面积(Ap2)大于第一表面积(Api)。在再分布层3 及隔离层3M上方施加钝化层328以隔离再分布层3 且提供接合垫318、320的形状。如同于隔离层324，钝化层3 可由例如苯并环丁烯聚合物(BCB)、二氧化硅(SiO2)或类似材料等电介质材料形成。将了解，所图解说明的再分布结构314为一种可能再分布结构的实例。可能有其它再分布结构。接下来，在所述再分布结构的接合垫上形成凸块界面(框206)。如图8C及图9C 中所展示，凸块界面330、332可经确定大小及/或经成形使得第一凸块组合件302的凸块界面330大体具有第一表面积(Asi)且第二凸块组合件304的凸块界面332大体具有第二表面积(As2)，其中第二表面积(As2)大于第一表面积(Asi)(例如，^2 > Asi)。然而，在下文所描述的一些实施方案中，预期第一表面积(Asi)可至少约等于第二表面积(As2)(例如， Asi ^ As2)。在图8C中所展示的实施方案中，凸块界面330、332分别包括施加到接合垫318、 320的凸块下敷金属(UBM)334、336。如上文所提及，UBM 3；34、336可包含不同金属的多个层，其充当粘合层、扩散势垒层、可焊接层、氧化势垒层等等。所述凸块下敷金属层可通过蒸发或溅镀来真空沉积或可以化学方式镀敷。在图9C中所展示的实施方案中，凸块界面330、 332包含替代UBM而形成于相应接合垫318、320上的铜(Cu)柱338、；340。可向铜柱338、 340下方的接合垫318、320施加金属粘合层342以改进互连界面的可靠性。在图8C及图 9C中，将凸块界面330、332图解说明为具有共用配置。然而，如上文所提及，预期凸块界面 330、332可在配置上不同。接下来，在所述凸块界面上(例如，在UBM或铜柱上)形成焊料凸块(框208)。可以各种方式来形成所述焊料凸块。在本文中所描述的实施方案中，使用滴球工艺来形成所述焊料凸块。因此，在以下论述中，描述一般滴球工艺的工艺操作特性。然而，预期所使用的具体制作工艺可包含其它工艺操作而不背离本发明的范围及精神。此外，预期可使用例如焊料膏印刷、蒸发、电镀、喷射、螺柱凸块形成等等其它技术来形成所述焊料凸块。如图7中所展示，向所述凸块界面(UBM或铜柱)施加助焊剂(框210)。助焊剂 344(图8C及图9C)从所述界面的表面移除氧化物且使焊料(例如，焊料球)在回流之前保持到所述凸块界面。可使用各种施加技术来施加所述助焊剂。举例来说，在一个或一个以上实施例中，可使用丝网印刷工艺来施加助焊剂；344。接下来，将第一焊料球放置模板施加到所述晶片(框21 以用于放置形成第一凸块组合件的焊料凸块的焊料球(框214)。图8D及图9D图解说明第一焊料球放置模板346 到晶片300的表面322的施加。模板346包含多个孔口 348，其对应于第一凸块组合件302 的凸块界面330(例如，UBM 334(图8D)或铜柱338(图9D))的位置。在每一孔口 348中接纳单个焊料球(球体)350中，其将焊料球350放置到相应凸块界面330上，其中通过施加到凸块界面330的助焊剂344来保持焊料球350。以此方式，可在每一第一凸块组合件302 的凸块界面330上放置焊料球350。焊料球350通常经确定大小以提供适当体积的焊料从而形成第一凸块组合件302的焊料凸块352(图8H及9H)。举例来说，焊料球350可一般具有在回流之后产生所要体积的焊料的直径(Dbi)。因此，第一焊料球放置模板346的孔口 348可具有允许单个焊料球350通过的直径(Dsi)(例如，Dsi > Dbi)。在放置焊料球(框214)之后，从晶片移除所述模板(框216)。如图8E及图9E中所展示，焊料球350在回流之前的工艺操作期间通过施加到凸块界面330的助焊剂344而保持附加到凸块界面330。接着将第二焊料球放置模板施加到所述晶片(框21 以用于放置形成第二凸块组合件的焊料凸块的焊料球(框214)。图8F及图9F图解说明第二焊料球放置模板邪4到晶片300的表面322的施加。第二焊料球放置模板邪4包含多个孔口 356，其对应于第二凸块组合件304的凸块界面332(例如，UBM 336 (图8F)或铜柱340 (图9F))的位置。同样， 在每一孔口 356中接纳单个焊料球(球体)358，其将焊料球358导送到相应凸块界面332 上，其中通过施加到凸块界面332的助焊剂344来保持焊料球358。因此，可向每一第二凸块组合件304的凸块界面332施加焊料球358。焊料球358通常经确定大小以提供适当体积的焊料从而形成第二凸块组合件304的焊料凸块360(图8H及9H)。举例来说，焊料球 358可一般具有在回流之后产生所要体积的焊料的直径(Db2)。因此，第二焊料球放置模板 354的孔口 356可具有允许单个焊料球358通过的直径(Ds2)(例如，Ds2 > Db2)。接着从晶片移除所述第二模板(框216)。如图8E中所展示，焊料球358在回流之前通过施加到凸块界面332的助焊剂344而保持附加到凸块界面332。形成第二凸块组合件304的焊料凸块360的焊料球358具有比形成第一凸块组合件302的焊料凸块352的焊料球350的直径(Dbi)大的直径(Db2)(例如，Db2 > Dbi)。因此， 第二焊料球放置模板3M的孔口 356可具有比第一焊料球放置模板346的孔口 348的直径 (Dsi)大的直径(Ds2)(例如，> Dsi)。此外，在一些实施例中，形成第二凸块组合件304的焊料凸块360的焊料球358可具有不同于形成第一凸块组合件302的焊料凸块352的焊料球350的焊料组成。预期(特定来说)在采用具有不同组成的焊料球350、358的情况下， 焊料球350、358可具有至少约相同的直径(例如，Db2 Dbi)。在此类情形下，第一及第二焊
11料球放置模板；346、3讨的孔口 348、356可同样地具有至少约相同的直径(例如，％2 ^ Dsi)。接下来，执行焊料回流(框218)。在回流期间，使晶片经受受控制的热(例如，经由焊料回流炉)，其使所述焊料球熔化，从而将焊料紧固到凸块界面。图8H及图9H图解说明在焊料回流之后的晶片300。如所展示，焊料球350、358已经回流以形成焊料凸块352、 360，其至少大致润湿凸块界面330、332的全表面，同时在重力的影响下塌缩为可因焊料的表面张力而获得的最低应力形状。将第二凸块组合件304的焊料球358图解说明为已塌缩成因第二凸块组合件304的凸块界面332的较大表面积(As2)而具有圆顶形状的焊料凸块 360，而将第一凸块组合件302的焊料球350展示为已塌缩成因第一凸块组合件302的凸块界面330的较小表面积(Asi)而具有较球形形状的焊料凸块352。第二凸块组合件304的焊料凸块360因此比第一凸块组合件302的焊料凸块352含有较大体积的焊料，同时维持至少约等于第一凸块组合件302的焊料凸块352的支座高度(H1)的支座高度(H2)。可通过使用适合背磨工艺对晶片进行背磨(框220)来进一步使所述晶片变薄且将其分割(例如，切割)以分离个别的晶片级芯片尺寸封装装置(框222)。在图8H及图 9H中，将晶片300图解说明为已在背磨工艺之后变薄，以准备使用分割工艺来切割以形成例如图1到图6中所图解说明的晶片级芯片尺寸封装装置100的装置。图10及图11图解说明适合在根据图7中所展示的工艺如图8A到图8H及图9A到图9H中所展示的那样制作晶片级芯片尺寸封装装置中使用的实例性焊料球放置模板。如所展示，焊料球放置模板346、3M在形状上可为大体圆形且可具有至少约等于或大于正处理的晶片的直径的直径。然而，预期模板346、3M可具有用于将焊料球放置于晶片上的特定处理设备所需的其它形状。焊料球放置模板346、3M的厚度可与焊料球直径(DB1、DB2)紧密相关以确保焊料球350、358令人满意地嵌入施加到凸块界面330、332的助焊剂344中。在一个或一个以上实施例中，焊料球放置模板346、3M可包含球孔口层362及支座层364。球孔口层362可由例如不锈钢、电铸镍等等金属形成。使用适合于形成球孔口层 362的材料的技术在球孔口层362中形成孔口 348、356。举例来说，适合在于球孔口层362 中形成孔口 348、356时使用的技术可包含激光切割、化学蚀刻等等。由于可放置具有不大大小及/或不同组成的焊料球，因此预期可使用不同材料及/或制作工艺来制作第一焊料球放置模板346及第二焊料球放置模板354的球孔口层362。支座层364可由沉积到球孔口层362的底侧上的光可成像干膜抗蚀剂形成。支座层364防止球孔口层362与晶片300 形成接触。图10图解说明经配置以施加到晶片300以用于放置形成第一凸块组合件302的焊料凸块的焊料球350的第一焊料球放置模板346。模板346包含延伸穿过模板346的孔口 348的一个或一个以上阵列366，所述孔口对应于第一凸块组合件302的凸块界面330 (例如，UBM 334(图8D)或铜柱338(图9D))的位置。如所提及，孔口 348经确定大小以接纳单个焊料球350从而将焊料球350导送到凸块界面330上。举例来说，焊料球放置模板346 的孔口 348可具有允许具有直径(Dbi)的单个焊料球350通过的直径(Dsi)。图11图解说明经配置以施加到晶片300以用于放置形成第二凸块组合件304的焊料凸块的焊料球的第二焊料球放置模板354。模板3M包含延伸穿过模板3M的孔口 356 的一个或一个以上阵列368，所述孔口对应于第二凸块组合件304的凸块界面332(例如， UBM 336(图8D)或铜柱340 (图9D))的位置。同样，孔口 356经确定大小以接纳单个焊料球358从而将焊料球358导送到凸块界面332上。举例来说，焊料球放置模板354的孔口 356可具有允许具有直径(Db2)的单个焊料球358通过的直径(Ds2)。在一些实施方案中，可提供具有第一凸块组合件及/或第二凸块组合件的多个阵列的晶片级芯片尺寸封装芯片装置。在此些实施方案中，每一阵列的凸块组合件可包括具有不同于其它阵列的凸块组合件的大小(表面积)、间距、焊料组成及/或凸块界面配置的焊料凸块。因此，如图7中所展示，可使用额外焊料球放置模板针对形成于集成电路芯片上的每一凸块组合件阵列重复将焊料球放置模板施加到晶片上(框212)、放置焊料球(框 214)及从晶片移除模板(框216)的工艺步骤，所述额外焊料球放置模板可具有经确定大小及/或经布置以用于放置适当直径及焊料组成的焊料球从而形成这些凸块组合件的焊料凸块的孔口。Mrk虽然已以专用于结构特征及/或工艺操作的沿言描述了标的物，但应理解，在所附权利要求书中界定的标的物未必限定于上述特定特征或动作。而是，上述特定特征及动作是作为实施权利要求书的实例形式而揭示。
权利要求
1.一种晶片级芯片尺寸封装装置，其包括集成电路芯片；至少一个第一凸块组合件阵列，其安置于所述集成电路芯片上，所述第一凸块组合件包含若干焊料凸块；及至少一个第二凸块组合件阵列，其安置于所述集成电路芯片上，所述第二凸块组合件包含若干焊料凸块，其中所述第二凸块组合件的所述焊料凸块大于所述第一凸块组合件的所述焊料凸块。
2.根据权利要求1所述的晶片级芯片尺寸封装装置，其中所述第一凸块组合件的所述焊料凸块大体具有第一支座高度，且所述第二凸块组合件的所述焊料凸块大体具有第二支座高度，所述第二支座高度至少大致等于所述第一支座高度。
3.根据权利要求2所述的晶片级芯片尺寸封装装置，其中所述第一凸块组合件的所述焊料凸块大体具有第一表面积，且所述第二凸块组合件的所述焊料凸块大体具有第二表面积，所述第二表面积大于所述第一表面积。
4.根据权利要求3所述的晶片级芯片尺寸封装装置，其中所述第一凸块组合件及所述第二凸块组合件包含经配置以提供所述焊料凸块与所述集成电路芯片的接合垫之间的界面边界的凸块界面，所述第一凸块组合件的所述凸块界面具有至少约等于所述第一表面积的表面积，且所述第二凸块组合件的所述凸块界面具有至少约等于所述第二表面积的表面积。
5.根据权利要求4所述的晶片级芯片尺寸封装装置，其中所述凸块界面的所述表面积及所述焊料凸块的体积经选择使得所述第二支座高度至少大致等于所述第一支座高度。
6.根据权利要求4所述的晶片级芯片尺寸封装装置，其中所述凸块界面包括凸块下敷金属(UBM)或铜(Cu)柱中的至少一者。
7.根据权利要求1所述的晶片级芯片尺寸封装装置，其中所述第一凸块组合件的所述焊料凸块大体具有第一间距，且所述第二凸块组合件的所述焊料凸块大体具有第二间距， 所述第二间距大于所述第一间距。
8.根据权利要求1所述的晶片级芯片尺寸封装装置，其中所述第一凸块组合件的所述焊料凸块具有第一焊料组成，且所述第二凸块组合件的所述焊料凸块具有不同于所述第一焊料组成的第二焊料组成。
9.根据权利要求1所述的晶片级芯片尺寸封装装置，其中所述第二凸块组合件经配置以与所述第一凸块组合件相比吸收较高水平的应力。
10.一种电子装置，其包括印刷电路板；及晶片级芯片尺寸封装装置，所述晶片级封装装置包括集成电路芯片，所述集成电路芯片具有至少一个第一凸块组合件阵列及至少一个第二凸块组合件阵列以用于将所述晶片级芯片尺寸封装装置安装到所述印刷电路板，其中所述第二凸块组合件经配置以比所述第一凸块组合件耐受较高水平的应力。
11.根据权利要求10所述的电子装置，其中所述第一凸块组合件及所述第二凸块组合件包含若干焊料凸块，所述第二凸块组合件的所述焊料凸块大于所述第一凸块组合件的所述焊料凸块。
12.根据权利要求10所述的电子装置，其中所述第一凸块组合件的所述焊料凸块大体具有第一支座高度，且所述第二凸块组合件的所述焊料凸块大体具有第二支座高度，所述第二支座高度至少大致等于所述第一支座高度。
13.根据权利要求12所述的电子装置，其中所述第一凸块组合件的所述焊料凸块大体具有第一表面积，且所述第二凸块组合件的所述焊料凸块大体具有第二表面积，所述第二表面积大于所述第一表面积。
14.根据权利要求13所述的电子装置，其中所述第一凸块组合件及所述第二凸块组合件包含经配置以提供所述焊料凸块与所述集成电路芯片的接合垫之间的界面边界的凸块界面，所述第一凸块组合件的所述凸块界面具有至少约等于所述第一表面积的表面积，且所述第二凸块组合件的所述凸块界面具有至少约等于所述第二表面积的表面积。
15.根据权利要求14所述的电子装置，其中所述凸块界面的所述表面积及所述焊料凸块的体积经选择使得所述第二支座高度至少大致等于所述第一支座高度。
16.根据权利要求14所述的电子装置，其中所述凸块界面包括凸块下敷金属(UBM)或铜(Cu)柱中的至少一者。
17.根据权利要求10所述的电子装置，其中所述第一凸块组合件的所述焊料凸块大体具有第一间距，且所述第二凸块组合件的所述焊料凸块大体具有第二间距，所述第二间距大于所述第间距。
18.根据权利要求10所述的电子装置，其中所述第一凸块组合件的所述焊料凸块具有第一焊料组成，且所述第二凸块组合件的所述焊料凸块具有第二焊料组成。
19.一种方法，其包括在经配置以待分割成若干集成电路芯片的晶片上形成第一凸块组合件及第二凸块组合件，所述第一凸块组合件及第二凸块组合件包含若干焊料凸块，其中所述第二凸块组合件的所述焊料凸块大于所述第一凸块组合件的所述焊料凸块；及分割所述晶片以从所述晶片分离出集成电路芯片，所述集成电路芯片包含至少一个第一凸块组合件阵列及至少一个第二凸块组合件阵列。
20.根据权利要求19所述的方法，其中所述在所述晶片上形成所述第一凸块组合件及所述第二凸块组合件包括将第一焊料球放置模板施加到所述晶片，所述第一焊料球放置模板具有形成于其中的第一孔口布置；通过所述第一孔口布置将第一焊料球放置到所述晶片上，所述第一焊料球具有第一直径或第一焊料组成中的至少一者；从所述晶片移除所述第一焊料球放置模板；将第二焊料球放置模板施加到所述晶片在所述第一焊料球上方，所述第二焊料球放置模板具有形成于其中的第二孔口布置；通过所述第二孔口布置将第二焊料球放置到所述晶片上，所述第二焊料球具有第二直径或第二焊料组成中的至少一者；从所述晶片移除所述第二焊料球放置模板；及使所述第一焊料球及所述第二焊料球回流，其中所述第一焊料球回流以形成所述第一凸块组合件的焊料凸块，且所述第二焊料球回流以形成所述第二凸块组合件的焊料凸块。
21.根据权利要求20所述的方法，其中所述在所述晶片上形成所述第一凸块组合件及所述第二凸块组合件包括形成经配置以提供所述第一凸块组合件及所述第二凸块组合件的所述焊料凸块与所述集成电路芯片的接合垫之间的界面边界的凸块界面，所述第一凸块组合件的所述凸块界面具有第一表面积，且所述第二凸块组合件的所述凸块界面具有第二表面积，其中所述第一表面积及所述第二表面积经选择使得所述第一凸块组合件的所述焊料凸块大体具有第一支座高度，且所述第二凸块组合件的所述焊料凸块大体具有第二支座高度，所述第二支座高度至少大致等于所述第一支座高度。
22.根据权利要求20所述的方法，其中所述在所述晶片上形成所述第一凸块组合件及所述第二凸块组合件包括将助焊剂施加到所述晶片以使所述第一焊料球及所述第二焊料球在回流之前附接到焊料球界面。
全文摘要
本申请案涉及一种具有经配置以减轻因应力所致的故障的凸块组合件的晶片级芯片尺寸封装装置。本发明描述晶片级芯片尺寸封装半导体装置，其具有经配置以减轻因应力尤其是由热循环测试期间的CTE不匹配、坠落测试或循环弯曲测试期间的动态变形等等导致的应力所致的焊料凸块故障的凸块组合件。在一实施方案中，所述晶片级芯片尺寸封装装置包含集成电路芯片，所述集成电路芯片具有两个或两个以上凸块组合件阵列以用于将所述装置安装到印刷电路板。所述阵列中的至少一者包含经配置以比剩余阵列的所述凸块组合件耐受较高水平的应力的凸块组合件。
文档编号H01L23/488GK102214627SQ20111009194
公开日2011年10月12日 申请日期2011年4月7日 优先权日2010年4月7日
发明者清·C·罗, 皮鲁兹·帕瓦兰德, 阿尔卡迪·V·萨莫伊洛夫, 雷南特·阿尔瓦拉多 申请人:美士美积体产品公司