专利名称：高速外设组件互连接口与usb3.0装置之间的桥接器的制作方法
技术领域：
本实用新型涉及一种高速外设组件互连接口与通用串行总线装置之间的桥接器，尤指一种应用于高速外设组件互连接口与通用串行总线3. O装置之间的桥接器。
背景技术：
高速外设组件互连接口(PeripheralComponent Interconnect Express,PCI-E)是电脑总线的外设组件互连接口(Peripheral Component Interconnect, PCI)的一种，它沿用了现有的PCI编程概念及通讯标准，但基于更快的串列通信系统。在PCI-E的标准中，PCI-E I. O的单通道总线数据传输速度为2. 5Gbps,而PCI-E2. O的单通道总线数据传输速度则从2. 5Gbps提高到5Gbps。而PCI-E 2. O的主板插槽可向下相容PCI-E 1.x的接口卡，且PCI-E 2. O的接口卡亦可向下相容于PCI-E I. X的主板，以使用PCI-E I. x的主板所提 供的数据传输速度。通用串行总线(Universal Serial Bus，USB) 3. O为通用串行总线标准中的第三版。USB 3. O的特点是可支持全双工数据传输服务;USB 3. O的数据传输速度达到5Gbps，是USB 2. O的数据传输速度(480Mbps)的十倍快；可向下相容USB 2. O的装置；大幅减少数据传输的时间以及数据传输的功耗。USB 3. O具有8条内部线路，除线路VBUS和线路GND作为电源提供线外，剩余3对线路均为数据传输线路。在3对数据传输线路中，二条数据传输线路为相容于USB 2. O线路的线路D+、D-, 二条数据传输线路为USB 3. O的线路SSRX、SSTX。在现有技术中，USB 3. O装置可通过一桥接器的外接端口和高速外设组件互连接口沟通。虽然USB 3. O装置可支持5Gbps的数据传输速度，但是高速外设组件互连接口的单通道总线的数据传输速度亦为5Gbps。因此，如果桥接器耦接多于一个USB 3. O装置，则所有USB 3. O装置的数据传输速度的总和将因为高速外设组件互连接口的单通道总线的数据传输速度为5Gbps而限制在5Gbps,使得每一 USB 3. O装置的数据传输速度无法达到5Gbps。
实用新型内容本实用新型所要解决的技术问题在于，提供一种高速外设组件互连接口与通用串行总线3. O装置之间的桥接器，使耦接于该桥接器的至少一 USB 3. O装置达到较高的数据传输速度。本实用新型的一实施例提供一种高速外设组件互连接口与通用串行总线3. O装置之间的桥接器。该桥接器包含一支持至少二通道的高速外设组件互连接口、一扩展主控制器接口及一通用串行总线3. O集线器。该支持至少二通道的高速外设组件互连接口用以耦接一主机，其中该至少二通道中的每一通道提供一最大数据传输速度；该扩展主控制器接口耦接于该高速外设组件互连接口，用以寄存该高速外设组件互连接口所传输的数据；该通用串行总线3. O集线器包含一第一控制器和一第二控制器，其中该第一控制器和该第二控制器用以控制四个外接端口的数据传输，且该四个外接端口中的每一外接端口提供的最大数据传输速度不大于该通道提供的该最大数据传输速度。在本实用新型的一实施例中，高速外设组件互连接口支持四通道。在本实用新型的一实施例中，高速外设组件互连接口支持2n通道，其中η彡1，且η为整数。本实用新型提供一种高速外设组件互连接口与通用串行总线3. O装置之间的桥接器。该桥接器利用一可支持至少二通道的高速外设组件互连接口以及一包含二控制器的通用串行总线3. O集线器，以使耦接于该桥接器的至少一 USB3. O装置达到较高的数据传输速度。
图I为本实用新型的一实施例说明一种高速外设组件互连接口与通用串行总线 3. O装置之间的桥接器的示意图；图2Α、图2Β、图2C、图2D、图2Ε为说明四个外接端口耦接USB 3. O装置的示意图；图3为说明四个外接端口耦接USB 2.0装置的示意图；图4为本实用新型的另一实施例说明一种高速外设组件互连接口与通用串行总线3. O装置之间的桥接器的示意图。其中，附图标记100、400 桥接器102、402高速外设组件互连接口104扩展主控制器接口106 USB 3. O 集线器108 主机1022、1024、4022、4024、4026、4028 通道1042 寄存器1062第一控制器1064第二控制器1066、1068、1070、1072 外接端口10662、10682、10702、10722 USB 3. O 装置106662 USB 2. O 装置具体实施方式
请参照图1，图I为本实用新型的一实施例说明一种高速外设组件互连接口与通用串行总线(Universal Serial Bus，USB) 3. O装置之间的桥接器100的示意图。桥接器100包含一支持二通道的高速外设组件互连接口 102、一扩展主控制器接口(Extensible HostController Interface, xHCI) 104及一 USB 3.0集线器106。支持二通道的高速外设组件互连接口 102用以耦接于一主机108，其中二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps，所以高速外设组件互连接口 102可提供最大数据传输速度IOGbps ;但本实用新型并不受限于高速外设组件互连接口 102仅支持二通道1022、1024 ;扩展主控制器接口 104耦接于高速外设组件互连接口 102，扩展主控制器接口 104包含一寄存器1042，寄存器1042用以寄存高速外设组件互连接口 102经二通道1022、1024所传输的数据；USB3. O集线器106包含一第一控制器1062和一第二控制器1064，其中第一控制器1062和第二控制器1064用以控制四个外接端口 1066、1068、1070、1072的数据传输，且四个外接端口1066、1068、1070、1072中的每一外接端口提供的最大数据传输速度不大于通道1022、1024所提供的最大数据传输速度，亦即四个外接端口 1066、1068、1070、1072中的每一外接端口提供的最大数据传输速度为5Gbps。但本实用新型并不受限于高速外设组件互连接口102仅支持二通道1022、1024。请参照图2A、图2B、图2C、图2D、图2E为说明四个外接端口 1066、1068、1070、1072耦接USB 3. O装置的示意图。如图2A所示，当外接端口 1066耦接一 USB 3. O装置10662，时，因为高速外设组件互连接口 102可提供的最大数据传输速度IOGbps大于USB 3. O装置10662的最大数据传输速度，所以通过第一控制器1062的控制，USB 3. O装置10662的数据传输速度可达到5Gbps。如图2B所示，当外接端口 1066耦接USB 3. O装置10662且外接端口 1070耦接一 USB 3. O装置10702时，因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps，所以通过第一控制器1062和第二控制器1064的控制，USB 3. O装置10662和USB 3. O装置10702的数据传输速度皆可达到5Gbps。如图2C所示，当外接端口 1066耦接USB 3. O装置10662且外接端口 1068耦接一 USB 3. O装置10682时，因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps，所以通过第一控制器 1062的控制，USB3. O装置10662和USB 3. O装置10682的数据传输速度亦可达到5Gbps。如图2D所示，当外接端口 1066耦接USB 3. O装置10662、外接端口 1068耦接USB3. O装置10682且外接端口 1070耦接USB 3. O装置10702时，因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps，所以通过第一控制器1062的控制，USB 3. O装置10662和USB 3. O装置10682的数据传输速度只能达到2. 5Gbps，而通过第二控制器1064的控制，USB 3. O装置10702的数据传输速度可达到5Gbps。如图2E所示，当外接端口 1066耦接USB3. O装置10662、外接端口 1068耦接USB 3. O装置10682、外接端口 1070耦接USB 3. O装置10702且外接端口 1072耦接一 USB 3. O装置10722，因为二通道1022、1024中的每一通道可提供一最大数据传输速度5Gbps,所以通过第一控制器1062和第二控制器1064的控制，USB 3. O 装置 10662、USB 3. O 装置 10682、USB 3. O 装置 10702 以及 USB 3. O 装置 10722 的数据传输速度皆只能达到2. 5Gbps。另外，图2A、图2B、图2C、图2D、图2E用以说明四个外接端口 1066、1068、1070、1072与至少一USB 3. O装置的耦接关系，亦即四个外接端口 1066、1068、1070、1072与至少一 USB 3. O装置并不受限于图2A、图2B、图2C、图2D、图2E的耦接关系。请参照图3，图3为说明四个外接端口 1066、1068、1070、1072耦接USB2. O装置的示意图。如图3所示，外接端口 1066耦接一 USB 2.0装置106662。因为USB 3. O集线器106亦支持通用串行总线2. O的最大数据传输速度(480Mbps)，所以通过第一控制器1062的控制，USB 2. O装置106662的数据传输速度可达到480Mbps。另外，因为USB 2. O装置的最大数据传输速度为480Mbps，所以当USB 3. O集线器106通过四个外接端口 1066、1068、1070、1072耦接至少一 USB 2. O装置时，至少一 USB 2. O装置中的每一 USB 2. O装置的数据传输速度皆可达到480Mbps。图4为本实用新型的另一实施例说明一种高速外设组件互连接口与通用串行总线(Universal Serial Bus, USB) 3. O装置之间的桥接器400的示意图。桥接器400和桥接器100的差别在于桥接器400的高速外设组件互连接口 402支持4个通道4022、4024、4026,4028o因为4个通道4022、4024、4026、4028中的每一通道可提供一最大数据传输速度5Gbps，所以当USB 3. O集线器106通过四个外接端口 1066、1068、1070、1072耦接至少一 USB 3. O装置时，至少一 USB 3. O装置中的每一 USB 3. O装置的数据传输速度皆可达到5Gbps。另外，桥接器400的其余操作原理皆和桥接器100相同，在此不再赘述。在本实用新型的其他实施例中，桥接器的高速外设组件互连接口亦可支持8通道或是16通道。因此，桥接器可提供更大的数据传输速度。此外，本实用新型的USB 3.0集线器内的控制器不仅限于两个，在其他实施例中，USB 3. O集线器可包含更多控制器，以提供更多的外接端口以耦接USB 2. O或USB 3. O装置。综上所述，本实用新型所提供的高速外设组件互连接口与通用串行总线3. O装置之间的桥接器利用可支持至少二通道的高速外设组件互连接口以及包含至少二控制器的通用串行总线3. O集线器，以使耦接于桥接器的至少一 USB3. O装置达到较高的数据传输速度。在现有技术中，当两个USB 3. O装置耦接单通道高速外设组件互连接口时，每个USB3. O装置的数据传输速度仅为2. 5Gbps ;当四个USB 3. O装置耦接单通道高速外设组件互连接口时，每个USB 3. O装置的数据传输速度仅为1.25Gbps。而本实用新型提供的桥接器在 耦接两个USB 3. O装置时可支持至少5Gbps的数据传输速度，在耦接四个USB 3. O装置时可支持至少2. 5Gbps的数据传输速度。相较于现有技术，本实用新型的桥接器可提供更高效能的数据传输速度。通过本实用新型本实用新型本实用新型当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型做出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
权利要求1.一种高速外设组件互连接口与通用串行总线3. O装置之间的桥接器，其特征在于，包含 一支持至少二通道的高速外设组件互连接口，用以耦接于一主机，其中该至少二通道中的每一通道提供一最大数据传输速度； 一扩展主控制器接口，耦接于该高速外设组件互连接口，用以寄存该高速外设组件互连接口所传输的数据；及 一通用串行总线3. O集线器，包含一第一控制器和一第二控制器，其中该第一控制器和该第二控制器用以控制四个外接端口的数据传输； 其中该四个外接端口中的每一外接端口提供的最大数据传输速度不大于该通道提供的该最大数据传输速度。
2.根据权利要求I所述的桥接器，其特征在于，其中该第一控制器用以控制该四个外接端口中的二个外接端口的数据传输，及该第二控制器用以控制该四个外接端口中的另二个外接端口的数据传输。
3.根据权利要求I所述的桥接器，其特征在于，其中该扩展主控制器接口包含一寄存器，用以寄存并传输该双通道中的每一通道的数据。
4.根据权利要求I所述的桥接器，其特征在于，其中该通用串行总线3.O集线器支持一通用串行总线2. O的数据传输速度。
5.根据权利要求4所述的桥接器，其特征在于，其中当该通用串行总线3.O集线器支持该通用串行总线2. O的数据传输速度时，该四个外接端口中的每一外接端口的数据传输速度为该通用串行总线2. O的一最大传输速度。
6.根据权利要求5所述的桥接器，其特征在于，其中该通用串行总线2.O的该最大传输速度为480Mbps。
7.根据权利要求I所述的桥接器，其特征在于，其中该高速外设组件互连接口支持二通道。
8.根据权利要求I所述的桥接器，其特征在于，其中该高速外设组件互连接口支持四通道。
9.根据权利要求I所述的桥接器，其特征在于，其中该高速外设组件互连接口支持2n通道，其中η彡I,且η为整数。
10.根据权利要求I所述的桥接器，其特征在于，其中该通道提供的最大数据传输速度为 5Gbps。
专利摘要本实用新型公开一种高速外设组件互连接口与USB3.0装置之间的桥接器。桥接器包含一支持至少二通道的高速外设组件互连接口、一扩展主控制器接口及一通用串行总线3.0集线器。该高速外设组件互连接口用以耦接于一主机，其中该至少二通道中的每一通道提供一最大数据传输速度；该扩展主控制器接口耦接于该高速外设组件互连接口，用以寄存该高速外设组件互连接口所传输的数据；该通用串行总线3.0集线器包含一第一控制器和一第二控制器，其中该第一控制器和该第二控制器用以控制四个外接端口的数据传输，且该四个外接端口中的每一外接端口提供的最大数据传输速度不大于该通道提供的最大数据传输速度。
文档编号H01R31/06GK202564744SQ201120577129
公开日2012年11月28日 申请日期2011年12月28日 优先权日2011年12月28日
发明者徐世民, 陈绍宏 申请人:钰创科技股份有限公司