专利名称：芯片两侧分段式通路的形成的制作方法
芯片两侧分段式通路的形成相关申请的交叉引用
本申请要求申请号为12/884649、申请日为2010年9月17日、名称为“芯片两侧分段式通路的形成”的专利申请之利益，其公开的内容以引用的方式并入本文。
背景技术：
本发明涉及微电子器件的封装，尤其是半导体器件的封装。微电子元件通常包括，如硅或砷化镓的半导体材料的薄板，通常称为裸片或半导体芯片。通常半导体芯片设置为单独的、预先封装的单元。在一些单元的设计中，半导体芯片安装在基板或芯片载体上，而基板或芯片载体又安装在如印刷电路板这样的电路板上。有源电路制备在半导体芯片的第一表面(如正面)。为便于与有源电路电连接，在芯片的同一表面设置有结合垫。结合垫通常以规则阵列的形式设置，或者沿裸片的边缘，或者在裸片的中心，对于许多存储器件来说设置在裸片的中心。结合垫通常由如铜或铝等的导电金属制成，大约为0.5微米厚。结合垫可包括单层或多层的金属。结合垫的大小随器件类型而变化，但典型地，在一侧的尺寸为几十微米至几百微米。贯通硅通路(TSV)用于使结合垫与半导体芯片的与第一表面相对的第二表面(如背面)连接。常规通路包括穿透半导体芯片的孔及从第一表面穿过孔延伸至第二表面的导电材料。结合垫可与通路电连接，以允许结合垫与半导体芯片第二表面上的导电元件连通。常规的贯通硅通路(TSV)孔会使可用于容纳有源电路的第一表面部分缩减。这种第一表面上可用于有源电路的可利用空间的减少，会使生产每个半导体芯片所需的硅量增加，从而潜在地增加每个芯片的成本。由于通路内不理想的应力分布、及如半导体芯片与如芯片将结合的结构之间热膨胀系数(CTE)的不匹配，常规通路可能会面临可靠性方面的挑战。例如，当半导体芯片内的导电通路通过相对薄且为刚性的介电材料而绝缘时，通路内可存在相当大的应力。另外，当半导体芯片与聚合物基板的导电元件结合时，芯片与基板的较高热膨胀系数(CTE)的结构之间电连接，将由于热膨胀系数(CTE)的不匹配而处于应力下。在芯片的任一几何布置中，尺寸是重要的考虑因素。随着便携式电子装置的快速发展，芯片的更紧凑几何布置的需求变得更为强烈。仅以示例的方式说明，通常称为“智能手机”的装置，集成了移动电话及强大的数据处理器、存储器、如全球定位系统接收器、数码相机等的辅助器件等的功能，以及局域网连接，并伴有高分辨率的显示及相关的图像处理芯片。这种装置可提供如完整的互联网连接、包括高清视频等的娱乐、导航、电子银行及更多的功能，都设置在袖珍式的装置内。复杂的便携装置要求把大量芯片包装至狭小的空间内。此外，一些芯片具有许多输入和输出接口，一般称为“I/O 口”。这些I/O 口必须与其他芯片的I/o 口互连。这种互连应尽量短且应具有低的阻抗，以使信号传输延迟最小化。形成这些互连的元器件应不大幅度增加组件的尺寸。类似需求也出现在其他应用中，例如，数据服务器，如在互联网搜索引擎中使用的数据服务器。例如，在复杂芯片之间设置大量短且阻抗低的互连的结构，可增加搜索引擎的频带宽度(bandwidth),并降低其能耗。
尽管在半导体通路的形成和互连方面已取得进展，进一步的改进仍是可以做出的。
发明内容
根据本发明的一个方面，制造半导体组件的方法可包括，提供具有正面、远离正面的背面及复数个导电垫的半导体元件。每个垫可具有在正面暴露的顶面，且可具有远离顶面的底面。该方法还可包括，通过从正面上方应用至相应导电垫的处理过程，形成至少穿过相应的一个导电垫的至少一个孔。该方法还可包括，形成从背面至少穿过半导体元件的部分厚度而延伸的开口，使得至少一个孔与开口在正面与背面之间的位置相交。该方法还可包括，形成在背面暴露的至少一个导电元件，用于与外部器件电连接。该至少一个导电元件可在至少一个孔内延伸，并至少延伸至开口内。导电元件可与相对应的导电垫电连接。 在特定实施例中，该方法还可包括，形成连续介电层，所述连续介电层至少在相应导电垫的上方位置部分地覆盖相应导电垫、并覆盖半导体元件在孔内的内表面。在示例性的实施例中，形成至少一个导电元件的步骤中，可形成至少一条与相应导电垫直接或间接连结的导电互连件，及至少一个与相应导电互连件连结的导电触点。至少一个导电触点可在背面暴露。在特定实施例中，至少一个导电触点可覆盖半导体元件的背面。在一个实施例中，开口可具有沿背面横向的第一宽度，至少一个导电触点可具有沿该横向的第二宽度，第一宽度比第二宽度大。在特定实施例中，至少一个触点可在竖直方向上与半导体的开口内的部分对齐，该竖直方向为半导体元件厚度的方向。在示例性的实施例中，可进行形成至少一个孔的步骤，使得该至少一个孔穿过半导体元件的部分厚度而延伸。在一个实施例中，可进行形成至少一个孔的步骤，使得该至少一个孔向上穿过半导体元件的厚度、延伸至正面与背面之间三分之一的距离。开口可穿过没有被至少一个孔占用的、半导体元件的剩余厚度而延伸。在特定实施例中，半导体元件可包括复数个有源半导体器件。复数个导电垫中的至少一个导电垫可与复数个有源半导体器件中的至少一个有源半导体器件电连接。在示例性的实施例中，孔和开口当中任意种的一个或多个，可通过朝半导体元件引入精细研磨颗粒喷射流而形成。在一个实施例中，形成至少一个孔的步骤可形成两个或更多个的孔。可进行形成开口的步骤，使得开口从半导体元件的背面延伸至两个或更多个孔。在特定实施例中，可进行形成开口的步骤，使得开口具有通道形状，且具有沿半导体元件表面的第一方向延伸的长度、及沿与所述第一方向垂直的第二横向延伸的宽度，长度大于宽度。在示例性的实施例中，可从正面上方对相应导电垫应用的处理过程可为化学蚀刻、激光钻孔、或等离子蚀刻。在一个实施例中，制造堆叠组件的方法可至少包括，第一半导体组件和第二半导体组件。该方法还可包括，使第一半导体组件与第二半导体组件电连接的步骤。在特定实施例中，形成至少一个导电元件的步骤中，可形成至少一条在背面暴露以用于与外部器件电连接的导电互连件、及至少一条导电通路。至少一个导电互连件可至少延伸至开口内。每条通路可在相应孔内延伸，并可与相应导电互连件及相应垫连结。在一个实施例中，形成至少一个导电元件的步骤中，可形成两条或更多个导电互连件。复数个孔可与开口相交，且导电互连件可至少从开口内延伸至相应通路。在示例性的实施例中，每个导电互连件可通过电镀至少覆盖开口内表面的金属层而形成。导电互连件可与开口的轮廓一致。在特定实施例中，导电互连件可沿开口内表面的相应部分而延伸。在一个实施例中，可进行形成至少一个导电元件的步骤，从而至少在开口内形成两条或更多个导电互连件。该两条或更多个导电互连件中的每个导电互连件都可延伸至单独的一条导电通路。在示例性的实施例中，每个导电互连件都可限定内部空间。在特定实施例中，该方法还可包括用介电材料填充每个内部空间的步骤。在一个实施例中，该方法还可包括形成至少覆盖开口内表面的介电层的步骤。每个导电互连件可在介电层的表面之间填充一容积。在示例性的实施例中，该方法还可包括，形成开口内的介电区域、及形成穿过介电区域延伸的孔隙。孔隙可具有恒定的直径或可沿朝着正面的方向逐渐变细，且可具有与开口轮廓不一致的轮廓。形成至少一个导电元件的步骤中，可至少在孔隙内形成相应的一个导电互连件。在特定实施例中，相应的一个导电互连件可具有圆柱或截头圆锥的形状。在一个实施例中，相应的一个导电互连件可通过在孔隙内表面上电镀金属层而形成。在不例性的实施例中，相应的一个导电互连件可限定内部空间。在特定实施例中，该方法还可包括用介电材料填充内部空间的步骤。在一个实施例中，相应的一个导电互连件可填充孔隙内的容积。在示例性的实施例中，至少一条导电通路可通过电镀至少覆盖相应的一个孔的内表面的金属层而形成。导电通路可与孔的轮廓一致。在特定实施例中，至少一条导电通路中每条都可限定内部空间。在一个实施例中，该方法还可包括用介电材料填充每个内部空间的步骤。在示例性的实施例中，该方法还可包括形成至少覆盖相应的一个孔的内表面的介电层的步骤。至少一条导电通路中的每条都可填充介电层的表面之间的容积。在一个实施例中，该方法还可包括，在形成开口的步骤之前，在每个孔内形成介电区域，并形成穿过每个介电区域延伸的孔隙。孔隙可具有恒定的直径，或可沿朝着背面的方向逐渐变细，且可具有与孔的轮廓不一致的轮廓。形成至少一个导电元件的步骤，可至少在孔隙内形成相应的一条导电通路。在示例性的实施例中，相应的一条导电通路可具有圆柱或截头圆锥形的形状。在特定实施例中，相应的一条导电通路可通过电镀覆盖孔隙内表面的金属层而形成。在一个实施例中，至少一条导电通路中的每条都可限定内部空间。在示例性的实施例中，该方法还可包括用介电材料填充每个内部空间的步骤。在特定实施例中，至少一条导电通路中每条导电通路都可填充孔隙内的容积。在一个实施例中，每条导电通路可具有在其顶端的第一宽度，每个导电互连件在其底端可具有第二宽度，导电互连件的底端与相应的一条导电通路顶端相交，第二宽度与第一宽度不同。在示例性的实施例中，可进行形成至少一个导电元件的步骤，从而形成在背面暴露的至少一个导电互连件，用于与外部器件电连接。至少一个导电互连件可在至少一个孔内延伸，并至少延伸至开口内。每个导电互连件可延伸至相应垫。在特定实施例中，形成至少一个导电元件的步骤可形成两条或更多条的导电互连件。复数个孔可与开口相交，且导电互连件可至少在开口内延伸，并穿过相应孔延伸至相应垫。在一个实施例中，该方法还可包括在孔和开口内形成介电区域，并形成穿过介电区域延伸的孔隙。孔隙可具有与孔的轮廓或开口的轮廓不一致的轮廓。形成至少一个导电元件的步骤，可至少在孔隙内形成相应的一个导电互连件。在示例性的实施例中，相应的一个导电互连件可具有圆柱或截头圆锥的形状。在特定实施例中，相应的一个导电互连件可通过电镀覆盖孔隙内表面的金属层而形成。根据本发明的一个方面，半导体组件包括半导体元件，半导体元件具有正面、远离正面的背面、及从背面至少穿过半导体元件部分厚度而延伸的开口。半导体元件可进一步包括在正面上的复数个导电垫。半导体组件还可包括，穿过导电垫并穿过半导体元件部分厚度而延伸的至少一个孔。至少一个孔可与开口在正面与背面之间的位置相交。在孔与开口相交的位置，孔与开口的内表面可相对背面以不同角度延伸，使得在孔内表面的斜度与开口内表面的斜度之间具有一个阶变。半导体组件还可包括连续的介电层，介电层至少在导电垫上方的位置部分地覆盖导电垫，并覆盖孔内的半导体材料的内表面。半导体组件还可包括与相应导电垫电连接的至少一个导电元件。至少一个导电元件可具有在背面暴露的第一部分，用于与外部器件电连接。至少一个导电元件可具有至少在导电垫上方的位置覆盖连续介电层的第二部分。根据本发明一个方面，半导体组件包括半导体元件，半导体元件具有正面、远离正面的背面、及从背面至少部分地穿过半导体元件的厚度而延伸的开口。半导体元件可进一步包括在正面上的复数个导电垫。半导体组件还可包括穿过导电垫并穿过半导体元件的部分厚度的至少一个孔。该至少一个孔可与开口在正面与背面之间的位置相交。在孔与开口相交的位置，孔内表面及开口内表面可相对背面沿不同角度延伸，使得孔内表面的斜度与开口内表面的斜度之间具有阶变。半导体组件还可包括，覆盖导电垫在孔内的内表面并覆盖孔内半导体材料的内表面的连续介电层。半导体组件还可包括，与相应导电垫电接触的至少一个导电元件。至少一个导电元件可具有在背面暴露的第一部分，用于与外部器件电连接。至少一个导电元件可具有覆盖连续介电层的第二部分。在特定实施例中，至少一个导电垫可具有背向半导体元件的朝外表面。介电层的至少一部分可与朝外表面接触。在一个实施例中，至少一个导电元件可包括至少一个导电互连件和至少一个导电触点，导电互连件与相应导电垫直接或间接连结，导电触点与相应导电互连件连结。至少一个导电触点可在背面暴露。在示例性的实施例中，至少一个导电触点可覆盖半导体元件的背面。在特定实施例中，开口可具有沿背面横向的第一宽度，至少一个导电触点可具有沿该横向的第二宽度，第一宽度大于第二宽度。在一个实施例中，至少一个触点可与半导体元件开口内的部分在竖直方向上对齐，竖直方向为半导体元件的厚度方向。在示例性的实施例中，半导体元件可包括复数个有源半导体器件，复数个导电垫中的至少一个可与复数个有源半导体器件中的至少一个电连接。在特定实施例中，至少一个孔可为两个或更多个的孔，开口可从半导体元件背面延伸至该两个或更多个的孔。在一个实施例中，开口可具有通道形状，具有沿半导体元件表面的第一方向延伸的长度，及沿与所述第一方向垂直的第二横向延伸的宽度，长度大于宽度。在示例性的实施例中，至少一个导电垫可具有背对半导体元件的朝外表面。至少一个导电元件的至少一部分可覆盖朝外表面，并可与其电连接。在特定实施例中，堆叠组件可至少包括第一半导体组件和第二半导体组件。第一半导体组件可与第二半导体组件电连接。在一个实施例中，至少一个导电元件可包括在背面暴露用于与外部器件电连接的至少一个导电互连件,及至少一条导电通路。至少一个导电互连件可至少延伸至开口内。每条通路可在相应孔内延伸，且可与相应导电互连件及相应垫连结。在示例性的实施例中，至少一个导电元件可包括两条或更多条的导电互连件。复数个孔可与开口相交，且导电互连件可至少在开口内延伸并至相应通路。在特定实施例中，每个导电互连件可至少覆盖开口的内表面。导电互连件可与开口的轮廓一致。在一个实施例中，导电互连件可沿开口内表面的相应部分延伸。在示例性的实施例中，至少一个导电元件可包括至少在开口内延伸的两条或更多条的导电互连件。两条或更多条的导电互连件中的每个导电互连件都可延伸至单独的一个导电通路。在特定实施例中，每个导电互连件可限定内部空间。在一个实施例中，每个内部空间可用介电材料至少部分地填充。在示例性的实施例中，半导体组件还可包括至少覆盖开口内表面的介电层。每个导电互连件可填充介电层表面间的容积。在一个实施例中，半导体组件还可包括位于开口内的介电区域、及穿过介电区域延伸的孔隙。孔隙可具有恒定的直径，或可沿朝着正面的方向逐渐变细，且可具有与开口轮廓不一致的轮廓。相应的一个导电互连件可至少在孔隙内延伸。在示例性的实施例中,相应的一个导电互连件可具有圆柱或截头圆锥的形状。在特定实施例中，相应的一个导电互连件可限定内部空间。在一个实施例中，内部空间可用介电材料至少部分地填充。在示例性的实施例中，相应的一个导电互连件可填充孔隙内的容积。在特定实施例中，至少一条导电通路可至少覆盖相应孔的内表面。导电通路可与孔的轮廓相一致。在示例性的实施例中，至少一条导电通路中的每条都可限定内部空间。在一个实施例中，每个内部空间可用介电材料至少部分地填充。在特定实施例中，半导体组件还可包括至少覆盖相应的一个孔的内表面的介电层。至少一条导电通路中的每条导电通路都可填充介电层表面间的容积。在示例性的实施例中，半导体组件还可包括位于每个孔内的介电区域，及穿过每个介电区域而延伸的孔隙。孔隙可具有恒定的直径，或可沿朝着背面的方向逐渐变细，且可具有与孔轮廓不一致的轮廓。相应的一条导电通路可至少在孔隙内延伸。在特定实施例中，相应的一条导电通路可具有圆柱或截头圆锥的形状。在一个实施例中，至少一条导电通路中的每条导电通路都可限定内部空间。在特定实施例中，每个内部空间可用介电材料至少部分地填充。在示例性的实施例中，至少一条导电通路中的每条导电通路都可填充孔隙内的容积。在一个实施例中，每条导电通路可在其顶端具有第一宽度，且每个导电互连件可在其底端具有第二宽度，导电互连件的底端与相应的一条导电通路的顶端相交，第二宽度与第一宽度不同。在特定实施例中，至少一个导电元件可包括在背面暴露的至少一个导电互连件，用于与外部器件电连接。至少一个导电互连件可在至少一个孔内延伸，并至少延伸至开口内。每个导电互连件可延伸相应垫。在示例性的实施例中，至少一个导电元件可包括两条或更多条的导电互连件。复数个孔可与开口相交，且导电互连件可至少在开口内延伸、并穿过相应孔延伸至相应垫。在一个实施例中，半导体组件还可包括位于孔与开口内的介电区域，及穿过介电区域延伸的孔隙。孔隙可具有与孔的轮廓或开口的轮廓都不一致的轮廓。相应的一个导电互连件可至少在孔隙内延伸。在特定实施例中，相应的一个导电互连件可具有圆柱或截头圆锥的形状。根据本发明的一个方面，半导体组件包括半导体元件，半导体元件具有正面、远离正面的背面、从背面至少穿过半导体元件部分厚度延伸的开口、及从正面至少穿过半导体元件部分厚度延伸的孔。孔和开口可在正面与背面之间的位置相交。半导体元件可进一步包括在正面上的复数个导电垫。至少一个导电垫可与孔横向偏离。半导体组件还可包括至少一个导电元件，导电元件具有在背面暴露的部分，用于与外部器件电连接。至少一个导电元件可在孔内延伸，并至少延伸至开口内。至少一个导电元件可只部分地覆盖相应导电垫的表面。在特定实施例中，至少一个导电元件可包括在背面暴露用于与外部器件电连接的至少一个导电互连件,及至少一条导电通路。至少一个导电互连件可至少延伸至开口内。每条通路都可在相应孔内延伸，且可与相应导电互连件及相应垫连结。在一个实施例中，至少一条导电通路可至少覆盖相应的一个孔的内表面。导电通路可与孔的轮廓一致。在示例性的实施例中，至少一条导电通路中的每条可都限定内部空间。在特定实施例中，每个内部空间可用介电材料至少部分地填充。本发明的另一方面提供了系统，系统合并了根据本发明之前方面的微电子结构、根据本发明之前方面的复合芯片、或二者与其他电子器件的结合。例如，系统可位于可为便携式外壳的单个外壳内。根据本发明此方面优选实施例的系统，可比类似的常规系统更紧凑。
图1是说明根据本发明实施例通路结构的截面图。图2是说明根据本发明另一实施例通路结构的截面图。图3A至图3F是说明根据图1和图2所描述的本发明实施例的制造阶段的截面图。图4是说明根据另一实施例通路结构的截面图。图5是说明根据另一实施例通路结构的截面图。图6是说明根据另一实施例通路结构的截面图。图7A至图7J是说明根据图6所描述的本发明实施例的制造阶段的截面图。图8是说明根据另一实施例通路结构的截面图。图9是说明根据另一实施例通路结构的截面图。图10是说明堆叠组件的截面图，堆叠组件包括复数个具有图8所示通路结构的封装芯片。图11是说明根据另一实施例通路结构的截面图。图12是说明根据另一实施例通路结构的截面图。图13A至图13C是说明根据图11所描述的本发明实施例的制造阶段的截面图。图14是说明根据另一实施例通路结构的截面图。图15A至图151是说明根据图14所描述的本发明实施例的制造阶段的截面图。图16是说明堆叠组件的截面图，堆叠组件包括复数个具有图14所示通路结构的封装芯片。图17是说明根据另一实施例通路结构的截面图。图18A至图18G是说明根据图17所描述的本发明实施例的制造阶段的截面图。图19是说明根据另一实施例通路结构的截面图。图20A是说明根据图19所描述的本发明实施例通路结构的相对应的俯视图。图20B是说明根据图19所描述的本发明实施例通路结构的相对应的替代俯视图。图20C是说明根据另一实施例通路结构的立体图，通路结构包括与复数个较小开口连结的通道形开口。图21A至图21D是说明根据图19所描述的本发明实施例的制造阶段的截面图。图22是说明根据另一实施例通路结构的截面图。图23A至图23J是说明根据图22所描述的本发明实施例的制造阶段的截面图。图24是说明堆叠组件的截面图，堆叠组件包括复数个具有图22所示通路结构的封装芯片。图25是根据本发明一个实施例系统的示意图。
具体实施例方式 图1是说明根据本发明实施例通路结构的截面图。如图1中所示出的，微电子单元10包括半导体元件20，半导体元件20具有从背面22部分穿过半导体元件20、朝远离背面的正面21延伸的开口 30。半导体元件20还具有穿过在正面暴露的导电垫50而延伸的孔40，孔与开口 30在正面21与背面22之间的位置相交。导电通路60在孔40内延伸，导电互连件80在开口 30内延伸、且具有在背面暴露的表面90，可用作与外部器件电连接的触点。在图1中，平行于正面的方向本文称为“水平”或“横向”的方向；而垂直于正面的方向在本文中作为向上或向下的方向，且还在本文称为“竖直”方向。本文所指的方向为所指结构的参考系。因此，这些方向相对正常或重力参考系可位于任意方向。声明一个特征与另一特征相比，位于“表面上方”较高的高度，意味着这两个特征都以同一正交方向偏离该表面，但沿该同一正交方向该一个特征比该另一个特征距该表面的距离更远。相反地，声明一个特征与另一个特征相比，位于“表面上方”较低高度，意味着这两个特征都以同一正交方向偏离该表面，但沿该同一正交方向该一个特征比该另一个特征距该表面的距离更近。半导体元件20可包括，例如可由硅制成的半导体基板。复数个有源半导体器件(如晶体管、二极管等)可设置在位于正面21上和/或正面21下方的有源半导体区域23内。复数个有源半导体器件可与导电垫50电连接，导电垫50用于与其他内部元器件和/或外部元器件互连。如图1所示，导电垫50的边缘可覆盖有源半导体区域23，或者导电垫可横向偏离有源半导体区域。半导体元件20正面21与背面22之间的厚度典型地小于200微米，且可显著地更小，例如为130微米、70微米或甚至更小。半导体元件20可进一步包括位于正面21与导电垫50之间的介电层24。介电层24使导电垫50与半导体元件20电绝缘。此介电层24可称为微电子单元10的“钝化层”。介电层24可包括无机介电材料或有机介电材料，或二者都包括。介电层24可包括电沉积的保形涂层或其他介电材料，例如，如焊料掩模材料等的光成像聚合物材料。介电层24可包括一层或多层的氧化物材料或其他介电材料。开口 30从背面22部分地穿过半导体元件20朝正面21延伸。开口 30包括内表面31，内表面31从背面22穿过半导体元件20、相对于背面22所限定的水平面以O度与90度之间的角度延伸。内表面31可具有恒定的斜度(例如图1所示)或变化的斜度(例如图11所示)。例如，当内表面31进一步向正面21深入时，内表面31相对于背面22所限定的水平面的角度或斜度的量值可减小(即，正值或负值的绝对值变小)。如图1所示，开口 30具有在背面22的宽度Wl，及在下表面32的宽度W2，宽度W2小于宽度W1，从而沿从背面朝下表面的方向，开口逐渐变窄。在其他示例中，开口可具有恒定的宽度，或沿从下表面朝背面的方向，开口逐渐变窄。开口 30可从背面22朝正面21延伸超过一半的厚度，从而沿垂直于背面22的方向，开口 30的高度大于孔40的高度。开口 30可具有任意俯视形状，例如包括，具有从其延伸的复数个孔的矩形通道，如图20C所示。在一个实施例中，如图20A所示的实施例，开口可具有圆形的俯视形状(在图20A中，开口具有截头圆锥的三维形状)。在图20C所示的实施例中，开口沿背面的第一横向具有宽度，且沿背面的垂直于第一横向的第二横向，开口具有长度，长度比宽度大。在一些示例中，开口可具有任意的三维形状，例如包括，圆柱、立方体、或棱柱及其他。孔40可从导电垫50的顶面51 (即背向半导体元件20的朝外表面)、穿过导电垫延伸至开口 30。如图1所示，在开口 30的下表面32处，孔40具有宽度W3，而在导电垫50的顶面51处具有比宽度W3更大的宽度W4，从而沿从导电垫顶面朝开口的方向，孔逐渐变窄。在其他示例中，孔可具有恒定的宽度，或孔可沿从开口朝导电垫50顶面51的方向逐渐变窄。内表面41可具有恒定的斜度或变化的斜度。例如，当内表面41从导电垫50的顶面51进一步向背面22深入时，内表面41相对于正面21所限定的水平面的角度或斜度的量值可减小(即，正值或负值的绝对值变小)。孔40可从导电垫50的顶面51朝正面21延伸小于一半的厚度，从而沿垂直于正面21的方向，孔40的高度小于开口 30的高度。孔40可具有任意的俯视形状，例如包括，如图20A至图20C所示(在图20C中，孔具有截头圆锥的三维形状)的圆形。在一些实施例中，孔40可具有正方形、矩形、椭圆形或任意其他俯视形状。在一些示例中，孔40可具有任意三维形状，例如包括圆柱、立方体、或棱柱及其他。任意数量的孔40可从单个开口 30延伸，且在单个开口 30内，孔40可按任意几何构型布置。在一个实施例中，如图20A所示的实施例，四个孔布置为一簇。在其他实施例中，如图20C所示的实施例，从单个通道形状的开口延伸的复数个孔可沿多个轴延伸。各种开口与孔布置的特定示例及形成这些布置的方法，在并入本文的共同拥有的公开号为2008/0246136、申请号为12/842717、申请日为2010年7月23日的美国专利申请中描述。半导体元件20包括在半导体元件20的正面21暴露或位于正面上的一个或多个导电垫50。尽管在图1中没有特别地示出，有源半导体区域23内的有源半导体器件通常与导电垫50导电连接。因此，通过并入半导体元件20的一个或多个介电层内部或在其上方延伸的线路，有源半导体器件是可导电连通的。在一些实施例中，导电垫可不直接暴露在半导体兀件的正面。替代地,导电垫可与迹线或其他导电元件电连接，导电元件延伸至暴露在半导体元件正面的端子。导电垫50可由任意导电金属制成，例如包括铜或金。导电垫50及本文公开的所有导电垫可具有任意俯视形状，包括正方形、圆形、椭圆形、三角形、矩形、或任意其他形状。如在本文应用的，声明导电元件“暴露在”介电元件的表面，指的是导电元件可与一理论点接触，该理论点以垂直于该介电元件表面的方向从介电元件外部向该介电元件表面移动。因此，暴露在介电元件表面上的端子或其他导电元件可从该表面突出；可与该表面平齐；或可相对该表面凹陷，并通过介电元件上的孔或凹坑暴露。实质上可用于形成导电元件的任何技术都可应用，以形成本文所述的导电元件，可采用如同时待决的申请号为12/842669、申请日为2010年7月23日的美国专利申请中所阐述的非光刻(non-lithographic)技术。这种非光刻技术可包括，例如，应用激光或应用如研磨或喷砂等的机加工艺，选择性地处理表面，使得沿将要形成导电元件的路线的该部分表面，处理为与表面的其他部分不同。例如，可应用激光或机加工艺，从表面只沿特定路线烧蚀或去除如牺牲层等的材料，因此形成沿该路线延伸的凹槽。然后可在凹槽内沉积如催化剂等的材料，并可在凹槽内沉积一种或多种金属层。导电通路60在孔40内延伸，且与导电垫50及导电互连件80电连接。如图所示，导电通路60穿过导电垫50延伸，并部分地覆盖及接触其顶面51。如图1所示，导电通路60可充满孔40内的介电层25内部的所有容积，介电层25使半导体元件20与导电通路电绝缘。换言之，在孔40内的介电层25内延伸的第二孔隙74，与孔的轮廓一致，且导电通路60与孔的轮廓一致。如图1所示，介电层25与在孔40内暴露的导电垫50的内表面53接触，且介电层越过孔向外延伸，并与导电垫的顶面51接触。如图1所示，导电通路60是实心的。在其他实施例(如图2所示)中，导电互连件可包括内部空间，内部空间可一直打开着、填充介电材料、或填充第二导电材料。在其他实施例中，如图17所示的实施例，导电互连件位于孔内的导电通路部分可具有圆柱或截头圆锥的形状。导电通路60可由金属或金属导电化合物制成，例如包括铜或金。导电互连件80可在开口 30内延伸，且与导电通路60电连接。如图1所示，导电互连件80可充满开口 30内的介电层70内部的所有容积，介电层70使半导体元件20与导电互连件电绝缘。换言之，在开口 30内的介电层70内部延伸的第一孔隙71，与开口的轮廓一致,且导电互连件80与开口的轮廓一致。在特定实施例中(及在本文描述的所有其他实施例中)，导电互连件80在下表面62的宽度W2与导电通路60顶端的宽度W3是不同的，导电互连件与导电通路在导电通路的顶端相交。如图1所示，导电互连件80是实心的。在其他实施例(如图5所示实施例)中，导电互连件可包括内部空间，内部空间可一直打开着、填充介电材料、或填充第二导电材料。在其他实施例中，如图17所示的实施例，单个单体式导电互连件位于开口内的导电互连件部分可具有圆柱或截头圆锥的形状。导电互连件80可由任意导电金属制成，例如包括铜或金。导电互连件80的表面90暴露在介电层70的外表面72,用于外部兀件互连。在一个实施例中，暴露表面90可为互连件80的顶面、即从通路距垫最远的表面，或者暴露表面可不是互连件的顶面。如图所示，表面90位于介电层70的外表面72所限定的平面上，且在半导体元件20背面22所限定的平面上方。在其他实施例中，导电互连件80的表面90可位于介电层70的外表面72所限定的平面的上方或下方，和/或表面90可位于背面22所限定的平面上或在该平面下方。例如通过研磨(grinding)、磨光(lapping)或抛光(polishing)处理，导电互连件80的表面90可平面化，以与介电层70的外表面72或背面22共面。在一些实施例(如图10所示的堆叠实施例)中，导电结合材料可在表面90暴露或在暴露于半导体元件背面的另一导电触点的表面暴露，用于与外部器件互连。图2是说明图1所示通路结构的变例的截面图，具有替代的导电通路结构。微电子单元IOa与上述的微电子单元10类似，只是导电通路不是完全充满孔40内没有被介电材料25占用的内部空间，而是导电通路60a为在介电层上沉积的金属层，从而生成了导电通路60a内的内部空间27。现在将参照图3A至图3F描述制造微电子单元10或IOa (图1和图2)的方法。如图3A中所示出的，微电子单元10或IOa具有一个或多个有源半导体区域23及一个或多个导电垫50。可形成从半导体元件20的背面22向下朝正面21延伸的开口 30。例如，开口 30可在背面22所需保留的部分上形成掩模层后，通过选择性的蚀刻半导体元件20而形成。例如，如光致抗蚀剂层等的光成像层，可沉积并图案化，使其只覆盖部分的背面22，之后，可进行定时蚀刻过程以形成开口 30。通过粘接层13，支撑板12临时地附接至半导体元件20的正面，以在对背面22处理过程中提供对半导体元件的附加结构支撑。每个开口 30都具有平坦且通常距正面21等距离的下表面32。开口 30的从背面22向下朝下表面32延伸的内表面31，可为倾斜的，即可沿相对背面22不是正交角度(直角)的角度延伸，如图3A所示。如各向同性蚀刻过程的湿蚀刻过程，与应用锥形刀片锯切的方法，及其他方法，都可用来形成具有倾斜内表面31的开口 30。激光切割、机械研磨、化学蚀亥IJ、激光钻孔、等离子蚀刻、朝半导体元件20引入精细研磨颗粒的喷射流，及其他方法，也可用于形成具有倾斜内表面31的开口 30 (或本文描述的任意其他孔或开口)。替代地，开口的内表面不是倾斜的，开口 30的内表面可沿竖直或基本竖直的方向从背面22以相对背面22基本为直角的角度向下延伸。各向异性的蚀刻过程，激光切割，激光钻孔，如锯切、研磨、超声波加工、朝半导体元件20引入精细研磨颗料喷射流等的机械去除过程，及其他方法，都可用于形成具有基本竖直内表面的开口 30。在特定实施例中(未示出)，开口 30可位于复数个导电垫50的上方，该复数个导电垫50设置在不止一个微电子单元10上，使得当微电子单元10被切割而相互分离时，在每个微电子单元10上都设有开口 30的一部分。如本说明书和权利要求书中应用的，术语“开口 ”可指，完全位于单个微电子单元内的开口(如图20A和图20B所示)、在形成时穿过复数个微电子单元10而延伸的开口(未示出)、或与其他微电子单元10分离后位于特定微电子单元10的开口的一部分。在半导体元件20内的开口 30形成后，可在半导体元件的背面22上沉积如光致抗蚀剂等的光成像层或介电层70。形成介电层70可采用各种方法。在一个示例中，在半导体元件20的背面22涂敷可流动的介电材料，然后在“旋涂”操作过程中，可流动材料在背面更均匀地分布，随后是可包括加热的干燥周期。在另一示例中，介电材料的热塑性膜可铺在半导体元件20的背面22上，然后加热半导体元件，或在真空环境中加热，即放置在低于外界压力的环境中加热。然后这样致使膜向下流动至开口 30的内表面31及下表面32上。在另一不例中，可应用气相沉积形成介电层70。在又一示例中，半导体元件20可浸入介电材料沉积槽中以形成保形的介电涂层或介电层70。在本文中应用的“保形涂层”("conformal coating")是指,特定材料的涂层与将涂敷的表面的轮廓一致，例如当介电层70与半导体元件20的开口 30的轮廓一致时。可应用例如包括电泳沉积或电解沉积的电化学沉积，以形成保形的介电层70。在一个示例中，可应用电泳沉积技术以形成保形的介电涂层，使得保形的介电涂层只沉积在组件暴露的导体与半导体的表面上。在沉积过程中，半导体器件晶圆保持在所需的电位，电极浸入槽中以使槽保持在不同的所需电位。然后在适当的条件下，组件保持在槽中充足的时间，以在器件晶圆的暴露的导体或半导体的表面上形成电沉积的保形介电层70，包括但不限于沿着背面22、开口 30的内表面31和下表面32。只要在待涂敷表面与槽之间保持足够强的电场，电泳沉积就会发生。因为电泳沉积的涂层为自限制的，在涂层达到沉积过程中如电压、浓度等参数确定的特定厚度后，沉积过程就会停止。电泳沉积在组件的导体和/或半导体外表面上形成了连续的厚度均匀的保形涂层。另外，电泳涂层可沉积为涂层不在任何预先存在的介电层上形成，由于它的介电(非导电)性能。换言之，电泳沉积的特性为其不在覆盖导体的介电材料层上形成，假设该介电材料层具有保证其介电性能的足够厚度。典型地，电泳沉积将不在厚度大于约10微米至几十微米的介电层上发生。保形介电层70可由阴极环氧树脂沉积的反应源(precursor)形成。替代地，可应用聚氨酯或丙烯酸沉积的反应源。各种电泳涂层的反应源的成分及供应的原料在下面的表I中列出。
权利要求
1.制造半导体组件的方法，包括: 提供具有正面、远离所述正面的背面及复数个导电垫的半导体元件，每个垫具有在所述正面暴露的顶面、及远离所述顶面的底面； 通过从所述正面上方应用至相应导电垫的处理过程，形成至少穿过相应的一个导电垫的至少一个孔； 形成从所述背面至少穿过所述半导体元件的部分厚度而延伸的开口，使得所述至少一个孔与所述开口在所述正面与所述背面之间的位置相交；及 形成在所述背面暴露的至少一个导电元件，用于与外部器件电连接，所述至少一个导电元件在所述至少一个孔内延伸，并至少延伸至所述开口内，所述导电元件与所述相应导电垫电连接。
2.根据权利要求1所述的方法，进一步包括，形成连续介电层，所述连续介电层至少在所述相应导电垫的上方位置部分地覆盖所述相应导电垫、并覆盖所述半导体元件在所述孔内的内表面。
3.根据权利要求1所述的方法，其中形成至少一个导电元件的步骤中，形成与所述相应导电垫直接或间接连结的至少一个导电互连件、及与所述相应导电互连件连结的至少一个导电触点，所述至少一个导电触点在所述背面暴露。
4.根据权利要求3所述的方法，其中所述至少一个导电触点覆盖所述半导体元件的所述背面。
5.根据权利要求3所述的方法，其中所述开口具有沿所述背面的横向的第一宽度，所述导电触点中至少一个具有沿所述横向的 第二宽度，所述第一宽度比所述第二宽度大。
6.根据权利要求3所述的方法，其中所述至少一个触点在竖直方向上与所述半导体元件在所述开口内的部分对齐，所述竖直方向为所述半导体元件的厚度的方向。
7.根据权利要求1所述的方法，其中进行形成所述至少一个孔的步骤，使得所述至少一个孔穿过所述半导体元件的部分厚度而延伸。
8.根据权利要求7所述的方法，其中进行形成所述至少一个孔的步骤，使得所述至少一个孔穿过所述半导体元件的厚度、向上延伸至所述正面与所述背面之间三分之一的距离，所述开口穿过没有被所述至少一个孔占用的、所述半导体元件的剩余厚度而延伸。
9.根据权利要求1所述的方法，其中所述半导体元件包括复数个有源半导体器件，所述复数个导电垫中的至少一个导电垫与所述复数个有源半导体器件中的至少一个有源半导体器件电连接。
10.根据权利要求1所述的方法，其中所述孔及所述开口当中任意种的一个或多个，通过朝所述半导体元件引入精细研磨颗粒喷射流而形成。
11.根据权利要求1所述的方法，其中形成所述至少一个孔的步骤中形成两个或更多个的孔，进行形成开口的步骤，使得所述开口从所述半导体元件的所述背面延伸至两个或更多个的所述孔。
12.根据权利要求11所述的方法，其中进行形成所述开口的步骤，使得所述开口具有通道形状，且具有以沿所述半导体元件的表面的第一方向延伸的长度、及沿与所述第一方向垂直的第二横向延伸的宽度，所述长度大于所述宽度。
13.根据权利要求1所述的方法，其中从所述正面上方对所述相应导电垫应用的处理过程为化学蚀刻、激光钻孔、或等离子蚀刻。
14.制造堆叠组件的方法，所述堆叠组件至少包括第一半导体组件和第二半导体组件，每个半导体组件都根据权利要求1所述的方法制造，进一步包括使所述第一半导体组件与所述第二半导体组件电连接的步骤。
15.根据权利要求1所述的方法，其中形成至少一个导电元件的步骤中，形成在所述背面暴露以用于与外部器件电连接的至少一个导电互连件、及至少一条导电通路，所述至少一个导电互连件至少延伸至所述开口内，每条通路在相应孔内延伸，并与相应导电互连件及相应垫连结。
16.根据权利要求15所述的方法，其中形成至少一个导电元件的步骤中，形成两条或更多条的导电互连件，其中复数个孔与所述开口相交，且所述导电互连件至少从所述开口内延伸至所述相应通路。
17.根据权利要求15所述的方法，其中每个导电互连件通过电镀至少覆盖所述开口的内表面上的金属层而形成，所述导电互连件与所述开口的轮廓一致。
18.根据权利要求17所述的方法，其中所述导电互连件沿所述开口的所述内表面的相应部分而延伸。
19.根据权利要求18所述的方法，其中进行形成至少一个导电元件的步骤，从而至少在所述开口内形成两条或更多个导电互连件，所述两条或更多个导电互连件中的每个导电互连件都可延伸至所述导电通路中单独的一条导电通路。
20.根据权利要求17所述的方法，其中每个导电互连件都限定内部空间。
21.根据权利要求20所述的方法，进一步包括用介电材料填充每个内部空间的步骤。
22.根据权利要求17所述的方法，进一步包括形成至少覆盖所述开口的所述内表面的介电层的步骤，其中每个导电互连件填充所述介电层的表面之间的容积。
23.根据权利要求15所述的方法，进一步包括下面的步骤: 形成所述开口内的介电区域、及形成穿过所述介电区域延伸的孔隙，所述孔隙具有恒定的直径或沿朝着所述正面的方向逐渐变细，且具有与所述开口的轮廓不一致的轮廓； 其中形成所述至少一个导电元件的步骤中，至少在所述孔隙内形成所述导电互连件中相应的一个导电互连件。
24.根据权利要求23所述的方法，其中所述相应的一个导电互连件具有圆柱或截头圆锥的形状。
25.根据权利要求23所述的方法，其中所述相应的一个导电互连件通过在所述孔隙的内表面上电镀金属层而形成。
26.根据权利要求25所述的方法，其中所述相应的一个导电互连件限定内部空间。
27.根据权利要求26所述的方法，进一步包括用介电材料填充所述内部空间的步骤。
28.根据权利要求25所述的方法，其中所述相应的一个导电互连件填充所述孔隙内的容积。
29.根据权利要求15所述的方法，其中所述导电通路中至少一条导电通路通过电镀至少覆盖所述孔中相应的一个孔的内表面的金属层而形成，所述导电通路与所述孔的轮廓一致。
30.根据权利要求29所述的方法，其中所述至少一条导电通路中每条导电通路都限定内部空间。
31.根据权利要求30所述的方法，进一步可包括用介电材料填充每个内部空间的步骤。
32.根据权利要求29所述的方法，进一步包括形成至少覆盖所述相应的一个孔的所述内表面的介电层的步骤，其中所述至少一条导电通路中的每条导电通路都填充所述介电层的表面之间的容积。
33.根据权利要求15所述的方法，进一步包括在形成开口的步骤之前的步骤: 在每个孔内形成介电区域，并形成穿过每个介电区域延伸的孔隙，所述孔隙具有恒定的直径或沿朝着所述背面的方向逐渐变细，且具有与所述孔的轮廓不一致的轮廓； 其中形成所述至少一个导电元件的步骤中，至少在所述孔隙内形成相应的一条导电通路。
34.根据权利要求33所述的方法，其中所述相应的一条导电通路具有圆柱或截头圆锥形的形状。
35.根据权利要求33所述的方法，其中所述相应的一条导电通路通过电镀覆盖所述孔隙的内表面的金属层而形成。
36.根据权利要求35所述的方法，其中所述至少一条导电通路中的每条导电通路都限定内部空间。
37.根据权利要求36所述的方法，进一步包括用介电材料填充每个内部空间的步骤。
38.根据权利要求35所述的方法，其中所述至少一条导电通路中每条导电通路都填充所述孔隙内的容积。
39.根据权利要求33所述的方法，其中每条导电通路具有在其顶端的第一宽度，每个导电互连件具有在其底端的第二宽度，所述导电互连件的底端与相应的一条导电通路的所述顶端相交，所述第二宽度与所述第一宽度不同。
40.根据权利要求1所述的方法，其中进行形成至少一个导电元件的步骤，从而形成在所述背面暴露的至少一个导电互连件，用于与外部器件电连接，所述至少一个导电互连件在所述至少一个孔内延伸，并至少延伸至所述开口内，每个导电互连件延伸至相应垫。
41.根据权利要求40所述的方法，其中形成至少一个导电元件的步骤中，形成两条或更多个导电互连件，其中复数个所述孔与所述开口相交，且所述导电互连件至少在所述开口内延伸，并穿过所述相应孔延伸至所述相应垫。
42.根据权利要求40所述的方法，进一步包括下面的步骤: 在所述孔和所述开口内形成介电区域，并形成穿过所述介电区域延伸的孔隙，所述孔隙具有与孔的轮廓或开口的轮廓不一致的轮廓； 其中形成至少一个导电元件的步骤中，至少在所述孔隙内形成相应的一个导电互连件。
43.根据权利要求42所述的方法，其中所述相应的一个导电互连件具有圆柱或截头圆锥的形状。
44.根据权利要求42所述的方法，其中所述相应的一个导电互连件通过电镀覆盖所述孔隙的内表面的金属层而形成。
45.半导体组件,包括:半导体元件，具有正面、远离所述正面的背面、及从所述背面至少穿过所述半导体元件的部分厚度而延伸的开口， 所述半导体元件进一步包括在所述正面上的复数个导电垫，及至少一个孔，穿过导电垫并穿过半导体元件部分厚度而延伸，所述至少一个孔与所述开口在所述正面与所述背面之间的位置相交，其中在所述孔与所述开口相交的所述位置，所述孔的内表面与所述开口的内表面相对所述背面以不同角度延伸，使得在所述孔的内表面的斜度与所述开口的内表面的斜度之间具有一个阶变； 连续的介电层，至少在所述导电垫上方的位置部分地覆盖所述导电垫，并覆盖所述孔内的半导体材料的内表面；及 至少一个导电元件，与所 述相应导电垫电连接，所述至少一个导电元件具有在所述背面暴露的第一部分，用于与外部器件电连接，所述至少一个导电元件具有至少在所述导电垫上方的位置覆盖所述连续介电层的第二部分。
46.半导体组件，包括: 半导体元件，具有正面、远离所述正面的背面、及从所述背面至少部分地穿过所述半导体元件的厚度而延伸的开口， 所述半导体元件进一步包括在所述正面上的复数个导电垫，及至少一个孔，穿过所述导电垫并穿过所述半导体元件的部分厚度而延伸，所述至少一个孔与所述开口在所述正面与所述背面之间的位置相交，其中在所述孔与所述开口相交的位置，所述孔的内表面及所述开口的内表面相对所述背面沿不同角度延伸，使得所述孔的内表面的斜度与所述开口的内表面的斜度之间具有阶变； 连续介电层，覆盖所述导电垫在所述孔内的内表面并覆盖所述孔内半导体材料的内表面；及 至少一个导电元件，与所述相应导电垫电接触，所述至少一个导电元件具有在所述背面暴露的第一部分，用于与外部器件电连接，所述至少一个导电元件具有覆盖所述连续介电层的第二部分。
47.根据权利要求45或46所述的半导体组件，其中所述至少一个导电垫具有背向所述半导体元件的朝外表面，其中所述介电层的至少一部分与所述朝外表面接触。
48.根据权利要求45或46所述的半导体组件，其中所述至少一个导电元件包括至少一个导电互连件和至少一个导电触点，所述导电互连件与所述相应导电垫直接或间接连结，所述导电触点与所述相应导电互连件连接，所述至少一个导电触点在所述背面暴露。
49.根据权利要求48所述的半导体组件，其中所述至少一个导电触点覆盖所述半导体元件的所述背面。
50.根据权利要求48所述的半导体组件，其中所述开口具有沿所述背面的横向的第一宽度，至少一个导电触点具有沿所述横向的第二宽度，所述第一宽度大于所述第二宽度。
51.根据权利要求48所述的方法，其中所述至少一个触点与所述半导体元件在所述开口内的部分在竖直方向上对齐，所述竖直方向为所述半导体元件的厚度方向。
52.根据权利要求45或46所述的半导体组件，其中所述半导体元件包括复数个有源半导体器件，所述复数个导电垫中的至少一个导电垫与所述复数个有源半导体器件中的至少一个有源半导体器件电连接。
53.根据权利要求45或46所述的半导体组件，其中所述至少一个孔为两个或更多个的孔，所述开口从所述半导体元件的所述背面延伸至两个或更多个的所述孔。
54.根据权利要求45或46所述的方法，其中所述开口具有通道形状，且具有以沿所述半导体元件的表面的第一方向延伸的长度，及沿与所述第一方向垂直的第二横向延伸的宽度，所述长度大于所述宽度。
55.根据权利要求45或46所述的半导体组件，其中所述至少一个导电垫具有背对所述半导体元件的朝外表面，其中所述至少一个导电元件的至少一部分覆盖所述朝外表面，并与其电连接。
56.堆叠组件，至少包括第一半导体组件和第二半导体组件，每个半导体组件都为权利要求45或46所述的半导体组件，其中所述第一半导体组件与所述第二半导体组件电连接。
57.根据权利要求45或46所述的半导体组件，其中所述至少一个导电元件包括在所述背面暴露以用于与外部器件电连接的至少一个导电互连件、及至少一条导电通路，所述至少一个导电互连件至少延伸至所述开口内，每条通路在相应孔内延伸，且与相应导电互连件及相应垫连结。
58.根据权利要求57所述的半导体组件，其中所述至少一个导电元件包括两条或更多条的导电互连件，其中复数个孔与所述开口相交，且所述导电互连件至少在所述开口内延伸，并延伸至所述相应通路。
59.根据权利要求57所述的半导体组件，其中每个导电互连件至少覆盖所述开口的内表面，所述导电互连件与所述开口的轮廓一致。
60.根据权利要求59所述的半导体组件，其中所述导电互连件沿所述开口的所述内表面的相应部分延伸。
61.根据权利要求60所述 的半导体组件，其中所述至少一个导电元件包括至少在所述开口内延伸的两条或更多条的导电互连件，所述两条或更多条的导电互连件中的每个导电互连件都延伸至所述导电通路中单独的一条导电通路。
62.根据权利要求59所述的半导体组件，其中每个导电互连件限定内部空间。
63.根据权利要求60所述的半导体组件，其中每个内部空间用介电材料至少部分地填充。
64.根据权利要求59所述的半导体组件，进一步包括至少覆盖所述开口的所述内表面的介电层，其中每个导电互连件填充所述介电层的表面间的容积。
65.根据权利要求57所述的半导体组件，进一步包括: 位于所述开口内的介电区域、及穿过所述介电区域延伸的孔隙，所述孔隙具有恒定的直径或沿朝着所述正面的方向逐渐变细，且具有与所述开口的轮廓不一致的轮廓； 其中所述导电互连件中相应的一个导电互连件至少在所述孔隙内延伸。
66.根据权利要求65所述的半导体组件，其中所述相应的一个导电互连件具有圆柱或截头圆锥的形状。
67.根据权利要求65所述的半导体组件，其中所述相应的一个导电互连件限定内部空间。
68.根据权利要求67所述的半导体组件，其中所述内部空间用介电材料至少部分地填充。
69.根据权利要求65所述的半导体组件，其中所述相应的一个导电互连件填充所述孔隙内的容积。
70.根据权利要求57所述的半导体组件，其中所述导电通路中至少一条导电通路至少覆盖所述相应孔的内表面，所述导电通路与所述孔的轮廓相一致。
71.根据权利要求70所述的半导体组件，其中所述至少一条导电通路中的每条导电通路都限定内部空间。
72.根据权利要求71所述的半导体组件，其中每个内部空间用介电材料至少部分地填充。
73.根据权利要求70所述的半导体组件，进一步包括至少覆盖所述相应的一个孔的所述内表面的介电层，其中所述至少一条导电通路中的每条导电通路都填充所述介电层的表面间的容积。
74.根据权利要求57所述的半导体组件，进一步包括: 位于每个孔内的介电区域、及穿过每个介电区域延伸的孔隙，所述孔隙具有恒定的直径或可沿朝着所述 背面的方向逐渐变细，且具有与所述孔的轮廓不一致的轮廓； 其中所述导电通路中相应的一条导电通路至少在所述孔隙内延伸。
75.根据权利要求74所述的半导体组件，其中所述相应的一条导电通路具有圆柱或截头圆锥的形状。
76.根据权利要求74所述的半导体组件，其中所述至少一条导电通路中的每条导电通路都限定内部空间。
77.根据权利要求76所述的半导体组件，其中每个内部空间用介电材料至少部分地填充。
78.根据权利要求74所述的半导体组件，其中所述至少一条导电通路中的每条导电通路都填充所述孔隙内的容积。
79.根据权利要求74所述的半导体组件，其中每条导电通路在其顶端具有第一宽度，且每个导电互连件在其底端具有第二宽度，所述导电互连件的所述底端与所述相应的一条导电通路的所述顶端相交，所述第二宽度与所述第一宽度不同。
80.根据权利要求45或46所述的半导体组件，其中所述至少一个导电元件包括在所述背面暴露的至少一个导电互连件，用于与外部器件电连接，所述至少一个导电互连件在所述至少一个孔内延伸，并至少延伸至所述开口内，每个导电互连件延伸至相应垫。
81.根据权利要求80所述的半导体组件，其中所述至少一个导电元件包括两条或更多条的导电互连件，其中复数个孔与所述开口相交，且所述导电互连件至少在所述开口内延伸、并穿过所述相应孔延伸至所述相应垫。
82.根据权利要求80所述的半导体组件，进一步包括: 位于所述孔与所述开口内的介电区域，及穿过所述介电区域延伸的孔隙，所述孔隙具有与所述孔的轮廓或所述开口的轮廓都不一致的轮廓； 其中所述导电互连件中相应的一个导电互连件至少在所述孔隙内延伸。
83.根据权利要求82所述的半导体组件，其中所述相应的一个导电互连件具有圆柱或截头圆锥的形状。
84.半导体组件,包括:半导体元件，具有正面、远离所述正面的背面、从所述背面至少穿过所述半导体元件的部分厚度延伸的开口、及从所述正面至少穿过所述半导体元件的部分厚度延伸的孔，所述孔和所述开口在所述正面与所述背面之间的位置相交； 所述半导体元件进一步包括在所述正面上的复数个导电垫，至少一个导电垫与所述孔横向偏离 '及 至少一个导电元件，具有在所述背面暴露的部分，用于与外部器件电连接，所述至少一个导电元件在所述孔内延伸，并至少延伸至所述开口内，所述至少一个导电元件只部分地覆盖所述相应导电垫的表面。
85.根据权利要求84所述的半导体组件，其中所述至少一个导电元件包括在所述背面暴露以用于与外部器件电连接的至少一个导电互连件、及至少一条导电通路，所述至少一个导电互连件至少延伸至所述开口内，每条通路都在相应孔内延伸，且与相应导电互连件及相应垫连结。
86.根据权利要求85所述的半导体组件，其中所述导电通路中至少一条导电通路至少覆盖所述相应的一个孔的内表面，所述导电通路与所述孔的轮廓一致。
87.根据权利要求86所述的半导体组件，其中所述至少一条导电通路中的每条导电通路都限定内部空间。
88.根据权利要求87所述的半导体组件，其中每个内部空间都用介电材料至少部分地填充。
89.系统，包括根据权利要求45、46或84中任一项所述的结构，及与所述结构电连接的一个或多个其他电子兀器件。
90.根据权利要求89 所述的系统，进一步包括外壳，所述结构和所述其他电子元器件安装至所述外壳。
全文摘要
制造半导体组件(10)的方法包括，提供具有正面(21)、背面(22)及复数个导电垫(50)的半导体元件(20)，通过从正面(21)上方应用相应导电垫(50)的处理过程形成穿过相应导电垫(50)而延伸的至少一个孔(40)，形成从背面(22)至少穿过半导体元件(20)的部分厚度而延伸的开口(30)，使得至少一个孔(30)与开口(40)在正面与背间之间的位置相交，形成在背面(22)暴露的至少一个导电元件(60,80)，用于与外部器件电连接，至少一个导电元件在至少一个孔(30)内延伸，并至少延伸至开口(40)内，导电元件与相应导电垫(50)电连接。
文档编号H01L21/768GK103210486SQ201180055321
公开日2013年7月17日 申请日期2011年9月14日 优先权日2010年9月17日
发明者瓦格·奥甘赛安, 贝勒卡西姆·哈巴, 伊利亚斯·默罕默德, 克雷格·米切尔, 皮尤什·萨瓦利亚 申请人:德塞拉股份有限公司