专利名称：带有接合焊盘的半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。
背景技术：
半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生·出了一代又一代1C，每代IC都比前一代IC具有更小更复杂的电路。然而，这些改进同时还增加了处理和制造IC的复杂程度，对于这些即将实现的改进，需要在IC处理和制造中进行类似的改进。在IC的发展期间，随着几何尺寸(即，利用制造工艺可以形成的最小元件或者线)的减小，功能密度(即，单位芯片面积的互连器件的数量)通常会增大。焊盘用于各种应用方式，比如探针和/或引线接合(在下文中通常称为接合焊盘)，相比于IC的其他部件，焊盘通常具有独立需求。例如，由于焊盘的作为探针或者引线接合的功能，因此，接合焊盘必须具有足够的尺寸和强度来承受物理接触。同时，通常期望将部件制造为相对较小(在尺寸上和厚度上)。例如，在诸如互补金属氧化物半导体(CMOS)图像传感器的应用方式中，通常期望具有一层或者多层相对较薄的金属层，例如铝铜(AlCu)金属层。较薄金属层带来的问题是，形成在这些层中的接合焊盘可能会出现脱落或者其他缺陷。因此，亟需满足这些部件的各种需求。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括器件衬底，具有正面和背面；互连结构，设置在所述器件衬底的所述正面上，所述互连结构具有n层金属层；以及接合焊盘，延伸穿过所述互连结构，并且直接接触所述n层金属层的第n层金属层。在该半导体器件中，进一步包括屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射。在该半导体器件中，进一步包括屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射，并且该半导体器件还包括第一钝化层，设置在所述器件衬底的所述正面上，其中，所述第一钝化层直接接触所述n层金属层的第n层金属层；载体衬底，接合到所述第一钝化层；以及第一缓冲层，设置在所述器件衬底的所述背面上。
在该半导体器件中，进一步包括屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射，并且该半导体器件还包括第一钝化层，设置在所述器件衬底的所述正面上，其中，所述第一钝化层直接接触所述n层金属层的第n层金属层；载体衬底，接合到所述第一钝化层；以及第一缓冲层，设置在所述器件衬底的所述背面上，并且该半导体器件还包括第二钝化层，设置在所述器件衬底的所述背面上。
在该半导体器件中，进一步包括屏蔽结构，设置在所述器件衬底的所述背面上；以及辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射，并且该半导体器件还包括第一钝化层，设置在所述器件衬底的所述正面上，其中，所述第一钝化层直接接触所述n层金属层的第n层金属层；载体衬底，接合到所述第一钝化层；以及第一缓冲层，设置在所述器件衬底的所述背面上，并且其中，所述第一钝化层所包含的材料选自由氧化硅和氮化硅组成的组。在该半导体器件中，其中所述屏蔽结构的厚度与所述接合焊盘的厚度基本上相似。根据本发明的另一方面，提供了一种半导体器件，包括第一衬底，具有接合区域和非接合区域，并且具有正面和背面；互连结构，具有多层金属层，所述多层金属层设置在所述第一衬底的所述正面上；开口，位于所述第一衬底的所述背面上，其中，所述开口形成在所述接合区域中，并且其中，所述开口延伸穿过所述第一衬底，直到所述互连结构的所述多层金属层的最顶部金属层；以及第一导电材料，部分地填充所述接合区域中的所述第一衬底的所述背面上的所述开口，其中，所述第一导电材料与所述互连结构的所述最顶部金属层直接接触。在该半导体器件中，进一步包括第二导电材料，设置在所述非接合区域中的所述第一衬底的所述背面上；透明层，设置在所述第一衬底的所述背面上方；以及第二衬底，接合到所述第一衬底的所述正面。在该半导体器件中，进一步包括钝化层，设置在所述第一衬底的所述正面上，其中，所述钝化层所包含的材料选自由氧化硅和氮化硅组成的组。在该半导体器件中，其中，所述非接合区域包括辐射感应区域，所述辐射感应区域具有至少一个图像传感器。在该半导体器件中，进一步包括第二导电材料，设置在所述非接合区域中的所述第一衬底的所述背面上；透明层，设置在所述第一衬底的所述背面上方；以及第二衬底，接合到所述第一衬底的所述正面，并且其中，所述第一导电材料和所述第二导电材料所包含的材料选自由铝、铜、铝铜、钛、钽、氮化钛、氮化钽、和钨组成的组。根据本发明的又一方面，提供了一种制造半导体器件的方法，包括提供具有正面和背面的器件衬底；在所述器件衬底的所述正面上，形成具有n层金属层的互连结构；在所述器件衬底的所述背面上，形成所述器件衬底中的开口，所述开口延伸穿过所述互连结构，并且暴露出所述n层金属层的第n层金属层；以及在所述器件衬底的所述背面上，形成所述开口中的接合焊盘，所述接合焊盘直接接触所述n层金属层的暴露出的第n层金属层。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层，并且该方法还包括在所述器件衬底的所述背面上，形成屏蔽结构，其中，所述屏蔽结构形成在屏蔽区域中的所述缓冲层上方。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层，并且该方法还包括在所述器件衬底的所述正面上，形成传感器，其中，所述传感器形成在辐射感应区域中，并且其中，所述传感器用于感测出从所述背面投射至所述辐射感应区域的辐射。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层，并且该方法还包括在所述器件衬底的所述背面上，形成屏蔽结构，其中，·所述屏蔽结构形成在屏蔽区域中的所述缓冲层上方，并且该方法包括在形成所述缓冲层之前，将载体衬底接合到所述器件衬底的所述正面。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层，并且该方法还包括在所述器件衬底的所述背面上，形成屏蔽结构，其中，所述屏蔽结构形成在屏蔽区域中的所述缓冲层上方，并且该方法包括在所述器件衬底的所述背面上，形成第二钝化层，其中，所述第二钝化层覆盖所述接合焊盘和所述屏蔽结构；以及蚀刻接合区域中的所述第二钝化层。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层，并且其中，形成所述第一钝化层包括PECVD工艺。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层，并且该方法还包括在所述器件衬底的所述背面上，形成屏蔽结构，其中，所述屏蔽结构形成在屏蔽区域中的所述缓冲层上方，并且其中，实施形成所述接合焊盘和形成所述屏蔽结构，使得所述接合焊盘的厚度与所述屏蔽结构的厚度基本上相同。在该方法中，进一步包括在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述n层金属层的所述第n层金属层；以及在所述器件衬底的所述背面上形成缓冲层，并且其中，在所述接合区域中形成所述开口，并且其中，实施形成所述开口，使得所述开口垂直延伸穿过所述互连结构。
根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制，并且只是用于图示的目的。实际上，为了使论述清晰，可以任意增加或减小各种部件的数量和尺寸。图I是示出了根据本发明的各个方面的形成半导体器件的方法的流程图。
图2到图7示出了根据图I的方法的处于各个制造阶段的半导体器件的一个实施例的示意性横截面侧视图。
具体实施例方式为了实现本发明的不同特征，以下公开提供了许多不同的实施例或实例。以下描述元件和布置的特定示例以简化本发明。当然这些仅仅是示例且并不打算进行限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接触形成的实施例，并且也可包括其中附加的部件形成在第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本发明可能在各个实施例中重复附图编号和/或字母。这种重复只是为了简明的目的且其本身并没有表明各个实施例和/或所讨论的结构之间的关系。可以理解，本领域技术人员能够想出各种等效物，尽管这些等效物没有在本文中明确描述，但是体现了本发明的原理。能够受益于本发明的一个或者多个实施例的器件的实例为带有图像传感器的半导体器件。例如，这种器件是背面照明(BSI)图像传感器件。以下公开将继续描述该实例，·从而示出本发明的各个实施例。然而，可以理解，除了具体要求以外，本发明应该并不限定于特定类型的器件。参考图1，根据本发明的各个方面描述了用于制造半导体器件的方法100。方法100开始于步骤102，其中，提供了具有正面和背面的器件衬底。方法100继续进行到步骤104，其中，在器件衬底中形成了传感器。另外，在步骤104中，具有n层金属层的互连结构和钝化层形成在器件衬底上。第n层金属层是最顶部金属层。方法100继续进行到步骤106，其中，提供了载体衬底，并且该载体衬底接合到器件衬底的正面。方法100继续进行到步骤108，其中，在器件衬底的背面上形成缓冲层(可能是透明的)。方法100继续进行到步骤110，其中，在接合区域中形成开口，该开口延伸穿过互连结构，从而使得该开口到达互连结构的第n层金属层，并且将该第n层金属层暴露出来。方法100继续进行到步骤112，其中，在接合区域中的开口内形成接合焊盘，并且在缓冲层上方的屏蔽区域中形成屏蔽结构，接合焊盘部分地填充开口，并且连接该互连结构的第n层金属层。方法100继续进行到步骤114，其中，在缓冲层、接合区域中的接合焊盘、以及屏蔽区域中的屏蔽结构上方形成钝化层。方法100继续进行到步骤116，其中，通过蚀刻工艺移除了设置在接合区域和辐射感应区域上方的钝化层。可以在方法100之前、之中和之后提供附加步骤，在本方法的其他各个实施例中，可以替换或者去掉所描述的一些步骤。以下描述示出了可以根据图I的方法100制造出的半导体器件的各个实施例。图2到图7是根据图I的方法100的处于各个制造阶段的半导体器件的一个实施例的示意性横截面侧视图，该半导体器件为背面照明(BSI)图像传感器件200。图像传感器件200包括用于感测和记录射向图像传感器件200的背面的辐射(比如光)强度的像素(传感器)。图像传感器件200可以包括电荷耦合器件(CCD)、互补金属氧化物半导体(CMOS)图像传感器(CIS)、有源像素传感器(APS)、或者无源像素传感器。图像传感器件200进一步包括附加电路和输入端/输出端，该附加电路和输入端/输出端邻近传感器，用于提供传感器的运行环境，并且用于支持与传感器的外部通信。可以理解，为了更好地理解本发明的发明构思，将图2到图7简化，并且可以不按比例绘制。
参考图2，BSI图像传感器件200包括器件衬底210。器件衬底210具有正面212和背面214。在本实施例中，器件衬底210是利用诸如硼的p型掺杂剂掺杂的硅衬底(例如P型衬底)。可选地，器件衬底210可以是另一种适当的半导体材料。例如，器件衬底210是利用诸如磷或者砷的n型掺杂剂掺杂的硅衬底(例如n型衬底)。器件衬底210可以包括诸如锗和金刚石的其他元素材料。器件衬底210可以可选地包括化合物半导体和/或合金半导体。另外，器件衬底210可以包括外延层(印i层)，为了增强性能，可以将该器件衬底210应变，该器件衬底210可以包括绝缘体上硅(SOI)结构。器件衬底210包括接合区域216、屏蔽区域217、以及辐射感应区域218。图2中的虚线示出了区域之间的大致边界。辐射感应区域218是其中将形成辐射感应器件的器件衬底210的区域。例如，辐射感应区域218包括传感器220。通过运行传感器220来感测投射至器件衬底210的背面214的辐射，比如入射光(下文中称为光)。在本实施例中，传感器220包括光电二极管。在其他实施例中，传感器220可以包括钉扎层(pinned layer)光电二极管、光栅、复位晶体管、源极跟随器(source follower)晶体管、以及传输晶体管。另 夕卜，传感器220可以彼此不同，从而具有不同的结深度、厚度等等。为了简明，在图2中，只示出了传感器220，但是可以理解，在器件衬底210中可以实现任何数量的传感器。当实现了多个传感器时，辐射感应区域包括隔离器件，该隔离器件在相邻传感器之间提供了电隔离和光隔离。在随后的处理状态中，BSI图像感应器件200的一个或者多个屏蔽结构将形成在屏蔽区域217中。在随后的处理阶段中，BSI图像感应器件200的一个或者多个接合焊盘将形成在接合区域216中，从而在BSI图像传感器件200和外部器件之间建立电连接。还可以理解，区域216、217、和218在器件衬底210上方和下方垂直延展。再次参考图2，在BSI图像传感器件200的正面212上方形成浅沟槽隔离(STI)层222。STI层222可以包含适当的介电材料。例如，STI层222可以包含氧化硅。可以通过诸如化学汽相沉积(CVD)、高密度等离子体化学汽相淀积(HDPCVD)、等离子体增强化学汽相沉积(PECVD)、原子层沉积(ALD)、物理汽相沉积(PVD)、上述的组合、或者其他适当工艺的工艺形成STI层222。互连结构230形成在器件衬底210的正面上方。互连结构230包括多层经过图案化的介电层以及多层导电层，该多层导电层在图像传感器件200的各个掺杂部件、电路、和输入端/输出端之间提供互连。多个导电层以I到n进行编号，其中，第n层导电层为最顶层。在本实施例中，互连结构230包括层间介电(ILD)层232和多层金属间介电(IMD)层 234、236、238、和 240。ILD 层 232 和多层金属间介电(IMD)层 234、236、238、和240层可以包含适当介电材料。例如，在本实施例中，ILD层232和多层金属间介电(MD)层234、236、238、和240包含低介电常数(低_k)材料，该低介电常数材料的介电常数低于热氧化硅的介电常数。在其他实施例中，ILD层232和多层金属间介电(MD)层234、236、238、和240包含介电材料。介电材料可以通过CVD、HDPCVD、PECVD、ALD、PVD、上述的组合、或者其他适当工艺形成。MD层234、236、238、和240中的每层都包括接触件、通孔，并且分别包括有金属层242、244、246、和248。为了示出的目的，在图2中只示出了四层MD层，可以理解，可以实现任何数量(n层)的MD层，所示出的MD层仅仅是示例性的，并且可以根据设计需求而改变金属层和通孔/接触件的实际位置和配置。
互连结构230可以包含导电材料，比如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、或者上述的组合，称为铝互连件。可以通过包括CVD、HDPCVD, PECVD, ALD、PVD、上述的组合、或者其他适当工艺形成铝互连件。用于形成铝互连件的其他制造技术可以包括为了得到垂直连接(例如，通孔/接触件)和水平连接(例如，金属层)而将导电材料图案化的光刻工艺和蚀刻。可选地，铜多层互连件可以用于形成金属图案。铜互连结构可以包含铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或者上述的组合。可以通过包括CVD、溅射、电镀、或者其他适当工艺的技术形成铜互连件。仍参考图2，在本实施例中，钝化层250形成在互连结构230上方，并且与第n层金属层248直接接触。钝化层250可以包含任何适当的介电材料。在本实施例中，钝化层250包含氧化硅或者氮化硅。钝化层250可以通过CVD、HDPCVD、PECVD、ALD、PVD、上述的组合、或者其他适当材料形成。通过化学机械抛光(CMP)工艺平坦化钝化层250，从而形成光滑表面。参考图3，载体衬底260通过钝化层150与器件衬底210相接合，从而可以对器件衬底210的背面214进行处理。在本实施例中,载体衬底260类似于器件衬底210，并且包·含硅材料。可选地，载体衬底260可以包含玻璃衬底或者其他适当材料。载体衬底260可以通过分子力(称为直接接合或者光学融合接合的技术)或者通过其他本领域公知的接合技术(比如金属扩散或者阳极接合)接合到器件衬底210。钝化层250在器件衬底210和载体衬底260之间提供电隔离。载体衬底260为形成在器件衬底210的正面212上的各种部件(比如传感器220)提供保护。载体衬底260还为处理器件衬底210的背面214提供了机械强度和支撑。在接合之后，器件衬底210和载体衬底260可以被可选地进行退火，从而提高接合强度。实施减薄工艺来从背面214减薄器件衬底210。减薄工艺可以包括机械研磨工艺和化学减薄工艺。在机械研磨工艺期间，可以首先将大量衬底材料从器件衬底210移除。然后，通过化学减薄工艺可以将蚀刻化学物质施加到器件衬底210的背面214，从而将器件衬底210进一步减薄到厚度262。器件衬底210厚度262处于大约I微米至大约6微米的范围内。在本实施例中，厚度262为大约2微米。还可以理解，本发明所公开的具体厚度仅仅作为实例，可以根据图像传感器件200的应用类型和设计需求来实现其他厚度。仍参考图3，抗反射涂层(ARC) 263形成在器件衬底210的背面214上方。图4示出了根据本发明的实施例的移除缓冲层264的材料和接合区域216中的器件衬底210的部分。可以对接合区域216中的ARC层263及其下方的器件衬底210上实施光刻工艺。光刻工艺利用STI层222作为蚀刻停止层。光刻工艺包括在ARC层263上形成光刻胶层，以及实施各种掩蔽(mask)、曝光、烘焙、和漂洗工艺，从而形成经过图案化的光刻胶掩模。在另一个从ARC层和器件衬底210移除材料的蚀刻工艺中，经过图案化的光刻胶掩模保护了 ARC层的部分及其下方的器件衬底210。可以理解，在移除材料之后，将光刻胶掩模去除。仍参考图4，缓冲层264形成在器件衬底210的背面214和STI层222上方。缓冲层264可以是透明的。缓冲层264可以包含任何适当的介电材料。在本实施例中，缓冲层264包含氧化硅或者氮化硅。在本实施例中，通过诸如CVD、PVD、HDPCVD、PECVD、ALD、PVD、上述的组合、熔炉(热氧化)、或者其他适当技术的工艺形成缓冲层264。在本实施例中，缓冲层的厚度处于大约0. I微米至大约I微米的范围内。在其他实施例中，缓冲层264的厚度可以具有不同的适当值。然后，在接合区域216中，将缓冲层264图案化。现在参考图5，开口 270形成在器件衬底210的接合区域216中。开口 270延伸穿过缓冲层264和互连结构230，从而使得接合区域216中的互连结构230的最顶部金属层248(即，第n层金属层)的部分从背面214暴露出来。通过本领域所公知的蚀刻工艺形成开口 270，比如通过干式蚀刻工艺或者湿式蚀刻工艺。开口 270具有宽度272。在本实施例中，通过干式蚀刻工艺形成开口 270，并且宽度272处于大约5微米至大约100微米的范围内。可以理解，开口 270的深度取决于互连结构230的金属层的总数量而将相应进行改变。参考图6，接合焊盘274形成在顶部金属层248上方，并且部分地填充接合区域216中的开口 270。屏蔽结构276形成在屏蔽区域217中的缓冲层264上。接合焊盘274和屏蔽结构276可以通过相同工艺形成。另外，如图6中所示，接合焊盘274的厚度278可以基本上与屏蔽结构276的厚度280类似。接合焊盘厚度278和屏蔽结构厚度280可以处于大约500埃至大约10000埃的范围内。在本实施例中，接合焊盘厚度278和屏蔽结构厚度·280为大约1000埃。接合焊盘274和屏蔽结构276包含金属材料，比如招、铜、招铜、钛、钽、氮化钛、氮化钽、钨、或者上述的合金，并且使用本领域的适当技术形成，比如CVD、PVD、ALD、上述的组合、或者其他适当技术。如图6中所示出，接合焊盘274与开口 270内的最顶部金属层248相接触。因此，可以通过接合焊盘274在图像传感器件200和该图像传感器件200外部的器件之间建立电连接。为了简明，只示出了四层金属层(242、244、246、和248)，但是可以理解，可以在互连结构230中实现任意数量(n层)的金属层。还可以理解，STI层222和缓冲层264将接合焊盘274与器件衬底210隔离。根据本实施例，在顶部金属层248上方形成接合焊盘274的好处是，通过钝化层250支撑了顶部金属层248，该顶部金属层248较硬(与低_k介电材料相比)并且提供了良好的粘合力(与低_k介电材料相比)，从而防止了接合焊盘的开裂和脱落问题。这样，当将压力施加到接合焊盘274时,在后续测试(例如,球剪切测试(ball shearing test))期间，或者在后续接合工艺期间，钝化层250将不会使得接合焊盘274开裂，并且随后产生脱落。因此，在本实施例中，减轻或者完全消除了接合焊盘274的开裂和脱落问题。仍参考图6，钝化层282形成在衬底210的背面上，并且还部分填充了开口 270。钝化层282可以包括一层或者多层钝化层。钝化层282可以包含任何适当的介电材料。在本实施例中，钝化层282包含氧化硅或者氮化硅。钝化层282可以由诸如CVD、PVD、HDPCVD、PECVD、ALD、上述的组合、熔炉(热氧化)、或者其他适当技术的工艺形成。现在参考图7，然后，使用本领域公知的适当蚀刻工艺(比如湿式蚀刻工艺或者干式蚀刻工艺)将接合区域216和辐射感应区域218内的一部分钝化层282蚀刻掉。尽管没有示出，但是实施了附加工艺来完成图像传感器件200的制造。例如，在辐射传感区域218内形成滤色器。可以将滤色器设置为，使得光被照射到该滤色器上，并且穿过该滤色器。滤色器可以包括基于染料的(或者基于色素的)聚合物或者树脂，用于过滤对应于色谱(例如，红、绿、和蓝)的特定的光波长带。然后，在滤色器上方形成微透镜，用于将光射向和聚焦到器件衬底210中特定辐射感应区域(比如传感器220)。根据微透镜所使用的材料的折射率以及与传感器表面的距离，微透镜可以通过各种布置方式进行放置，并且可以具有各种形状。还可以理解，在滤色器或者微透镜形成之前，器件衬底210还可以经过可选的激光退火工艺。因此，提供了一种半导体器件。该半导体器件包括器件衬底，具有正面和背面。该半导体器件还包括互连结构，设置在器件衬底的正面上，互连结构具有n层金属层。该半导体器件还包括设置在器件衬底的背表面上的接合焊盘，该接合焊盘延伸穿过互连结构，并且直接接触n层金属层的第n层金属层。在一些实施例中，该半导体器件进一步包括屏蔽结构，设置在器件衬底的背面上；以及辐射感应区域，设置在器件衬底中，辐射感应区域通过运行感测从器件衬底的背面投射至辐射感应区域的辐射。在一些实施例中，该半导体器件进一步包括第一钝化层，设置在器件衬底的正面上，其中，第一钝化层直接接触n层金属层的第n层金属层；载体衬底，接合到第一钝化层；以及第一缓冲层，设置在器件衬底的背面上。在其他实施例中，半导体器件包括第二钝化层，设置在器件衬底的背面上。在各个实施例中，第一钝化层所包含的 材料选自由氧化硅和氮化硅组成的组，由PECVD工艺形成。在一些实施例中，接合焊盘和屏蔽结构所包含的材料选自由铝、铜、铝铜、钛、钽、氮化钛、氮化钽、和钨组成的组。另外，在某些实施例中屏蔽结构的厚度与接合焊盘的厚度基本上相似。还提供了一种半导体器件的可选实施例。该半导体器件包括第一衬底，具有接合区域和非接合区域，并且具有正面和背面。该半导体器件还包括互连结构，具有多层金属层，多层金属层设置在第一衬底的正面上。该半导体器件还包括开口，位于第一衬底的背面上，其中，开口形成在接合区域中，并且其中，开口延伸穿过第一衬底，直到互连结构的多层金属层的最顶部金属层。另外，该半导体器件包括第一导电材料，部分地填充接合区域中的第一衬底的背面上的开口，其中，第一导电材料与互连结构的最顶部金属层直接接触。在一些实施例中，半导体器件，进一步包括第二导电材料，设置在非接合区域中的第一衬底的背面上；透明层，设置在第一衬底的背面上方；以及第二衬底，接合到第一衬底的正面。在某些实施例中，该半导体器件进一步包括钝化层，设置在第一衬底的正面上，其中，钝化层所包含的材料选自由氧化硅和氮化硅组成的组，由PECVD工艺形成。在各个实施例中，非接合区域包括辐射感应区域，辐射感应区域具有至少一个图像传感器。在其他实施例中，第一导电材料和第二导电材料所包含的材料选自由铝、铜、铝铜、钛、钽、氮化钛、氮化钽、和钨组成的组。还提供了一种方法。该方法包括提供具有正面和背面的器件衬底。该方法还包括在器件衬底的正面上，形成具有n层金属层的互连结构。该方法还包括在器件衬底的背面上，形成器件衬底中的开口，开口延伸穿过互连结构，并且暴露出n层金属层的第n层金属层；而且该方法包括在器件衬底的背面上，形成开口中的接合焊盘，接合焊盘直接接触暴露出的n层金属层的第n层金属层。在一些实施例中，该方法包括在器件衬底的正面上，形成第一钝化层，第一钝化层直接接触n层金属层的第n层金属层；以及在器件衬底的背面上形成缓冲层。在其他实施例中，该方法包括在器件衬底的背面上，形成屏蔽结构，其中，屏蔽结构形成在屏蔽区域中的缓冲层上方。在某些实施例中，该方法包括在器件衬底的正面上，形成传感器，其中，传感器形成在辐射感应区域中，并且其中，传感器通过运行感测出从背面投射至辐射感应区域的辐射。在各个实施例中，该方法进一步包括在形成缓冲层之前，将载体衬底接合到器件衬底的正面。在一些实施例中，形成第一钝化层包括PECVD工艺。在其他实施例中，实施接合焊盘的形成和屏蔽结构的形成以致接合焊盘的厚度与屏蔽结构的厚度基本上相同。在其他实施例中，在接合区域中形成开口，并且其中，实施形成开口，使得开口垂直延伸穿过互连结构。为了实现本发明的不同特征，上述发明提供了许多不同的实施例、或者实例。为了简化本发明，以上描述了元件和布置方式的具体实例。当然，这些具体实例仅仅是示例性的，并非意在进行限定。因此，本文所公开的元件可以通过与本文所示出的示例性实施例不同的方式进行布置、组合、或者配置，而没有超出本发明的范围。上面论述了多个实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。·
权利要求
1.一种半导体器件，包括 器件衬底，具有正面和背面； 互连结构，设置在所述器件衬底的所述正面上，所述互连结构具有η层金属层；以及 接合焊盘，延伸穿过所述互连结构，并且直接接触所述η层金属层的第η层金属层。
2.根据权利要求I所述的半导体器件，进一步包括 屏蔽结构，设置在所述器件衬底的所述背面上； 辐射感应区域，设置在所述器件衬底中，所述辐射感应区域用于感测从所述器件衬底的所述背面投射至所述辐射感应区域的辐射； 第一钝化层，设置在所述器件衬底的所述正面上，其中，所述第一钝化层直接接触所述η层金属层的第η层金属层； 载体衬底，接合到所述第一钝化层；以及 第一缓冲层，设置在所述器件衬底的所述背面上； 其中，所述屏蔽结构的厚度与所述接合焊盘的厚度基本上相似。
3.根据权利要求2所述的半导体器件，进一步包括 第二钝化层，设置在所述器件衬底的所述背面上；或者 其中，所述第一钝化层所包含的材料选自由氧化硅和氮化硅组成的组。
4.一种半导体器件，包括 第一衬底，具有接合区域和非接合区域，并且具有正面和背面； 互连结构，具有多层金属层，所述多层金属层设置在所述第一衬底的所述正面上； 开口，位于所述第一衬底的所述背面上，其中，所述开口形成在所述接合区域中，并且其中，所述开口延伸穿过所述第一衬底，直到所述互连结构的所述多层金属层的最顶部金属层；以及 第一导电材料，部分地填充所述接合区域中的所述第一衬底的所述背面上的所述开口，其中，所述第一导电材料与所述互连结构的所述最顶部金属层直接接触。
5.根据权利要求4所述的半导体器件，进一步包括 第二导电材料，设置在所述非接合区域中的所述第一衬底的所述背面上； 透明层，设置在所述第一衬底的所述背面上方；以及 第二衬底，接合到所述第一衬底的所述正面；或者 所述半导体器件，进一步包括 钝化层，设置在所述第一衬底的所述正面上，其中，所述钝化层所包含的材料选自由氧化硅和氮化硅组成的组；或者 其中，所述非接合区域包括辐射感应区域，所述辐射感应区域具有至少一个图像传感器；或者 所述半导体器件，进一步包括 第二导电材料，设置在所述非接合区域中的所述第一衬底的所述背面上； 透明层，设置在所述第一衬底的所述背面上方；以及 第二衬底，接合到所述第一衬底的所述正面；并且其中，所述第一导电材料和所述第二导电材料所包含的材料选自由铝、铜、铝铜、钛、钽、氮化钛、氮化钽、和钨组成的组。
6.一种制造半导体器件的方法，包括提供具有正面和背面的器件衬底； 在所述器件衬底的所述正面上，形成具有η层金属层的互连结构； 在所述器件衬底的所述背面上，形成所述器件衬底中的开口，所述开口延伸穿过所述互连结构，并且暴露出所述η层金属层的第η层金属层；以及 在所述器件衬底的所述背面上，形成所述开口中的接合焊盘，所述接合焊盘直接接触所述η层金属层的暴露出的第η层金属层。
7.根据权利要求6所述的方法，进一步包括 在所述器件衬底的所述正面上，形成第一钝化层，所述第一钝化层直接接触所述η层金属层的所述第η层金属层；以及 在所述器件衬底的所述背面上形成缓冲层。
8.根据权利要求7所述的方法，进一步包括 在所述器件衬底的所述背面上，形成屏蔽结构，其中，所述屏蔽结构形成在屏蔽区域中的所述缓冲层上方
9.根据权利要求7所述的方法，进一步包括 在所述器件衬底的所述正面上，形成传感器，其中，所述传感器形成在辐射感应区域中，并且其中，所述传感器用于感测出从所述背面投射至所述辐射感应区域的辐射；或者 其中，形成所述第一钝化层包括PECVD工艺；或者 其中，在所述接合区域中形成所述开口，并且其中，实施形成所述开口，使得所述开口垂直延伸穿过所述互连结构。
10.根据权利要求8所述的方法，进一步包括 在形成所述缓冲层之前，将载体衬底接合到所述器件衬底的所述正面；或者 所述方法，进一步包括 在所述器件衬底的所述背面上，形成第二钝化层，其中，所述第二钝化层覆盖所述接合焊盘和所述屏蔽结构；以及 蚀刻接合区域中的所述第二钝化层；或者 其中，实施形成所述接合焊盘和形成所述屏蔽结构，使得所述接合焊盘的厚度与所述屏蔽结构的厚度基本上相同。
全文摘要
一种半导体器件，包括器件衬底，具有正面和背面。该半导体器件还包括互连结构，设置在器件衬底的正面上，互连结构具有n层金属层。该半导体器件还包括接合焊盘，设置在器件衬底的背面上，该接合焊盘延伸穿过互连结构，并且直接接触n层金属层的第n层金属层。本发明还提供一种带有接合焊盘的半导体器件及其制造方法。
文档编号H01L27/146GK102790058SQ20121000571
公开日2012年11月21日 申请日期2012年1月9日 优先权日2011年5月20日
发明者刘人诚, 杨敦年, 林政贤, 林月秋, 王文德, 蔡双吉 申请人:台湾积体电路制造股份有限公司