专利名称：半导体结构及形成半导体结构的方法
半导体结构及形成半导体结构的方法技术领域
本发明总体上涉及半导体结构，更具体地说，涉及高电子迁移率晶体管(HEMT)和形成高电子迁移率晶体管的方法。
背景技术：
在半导体技术中，由于其特性，III族-V族(或者II1-V族)半导体化合物用于形成各种集成电路器件，如闻功率场效应晶体管、闻频率晶体管、或闻电子迁移率晶体管 (HEMT)。HEMT是场效应晶体管，在具有不同带隙的两种材料之间引入结(即异质结)作为沟道而不是掺杂区，正如通常用于金属氧化物半导体场效应晶体管(MOSFET)的情况。与 MOSFET相比，HEMT具有许多优良特性，这包括高电子迁移率以及在高频率下传播信号的能力等。
从应用角度来说，增强型(E型)HEMT具有许多优点。E型HEMT允许消除负极电压电源并因而降低电路复杂性和成本。尽管具有如上所述的优良特性，但是一些挑战也与开发基于II1-V族半导体化合物的器件并存。针对这些II1-V族半导体化合物的结构和材料的各种技术已经用于尝试并进一步改进晶体管器件性能。发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体结构，该半导体结构包括
第一 II1-V族化合物层；
第二 II1-V族化合物层，所述第二 II1-V族化合物层设置在所述第一 II1-V族化合物层上，并且在组成上与所述第一 II1-V族化合物层不同，其中，载流子沟道位于所述第一 II1-V族化合物层和所述第二 II1-V族化合物层之间；
源极部件和漏极部件，所述源极部件和所述漏极部件设置所述第二 II1-V族化合物层上；
栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述第二 II1-V族化合物层的上方；以及
载流子沟道耗尽层，所述载流子沟道耗尽层设置在所述第二 II1-V族化合物层上，其中，所述载流子沟道耗尽层采用等离子体沉积并且一部分所述载流子沟道耗尽层位于至少一部分所述栅电极的下方。
在一实施例中，位于所述栅电极下方的所述载流子沟道包括耗尽区。
在一实施例中，所述载流子沟道耗尽层耗尽一部分所述载流子沟道。
在一实施例中，半导体结构进一步包括氟(F)区，所述F区被嵌于所述栅电极下方的所述第二 II1-V族化合物层中。
在一实施例中，载流子沟道耗尽层位于所述源极部件和所述漏极部件的上面。
在一实施例中，半导 体结构进一步包括介电保护层，所述介电保护层位于所述载流子沟道耗尽层下面且位于所述第二 πι-v族化合物层上面。
在一实施例中，所述源极部件和所述漏极部件每一个都不包含Au，而包含Al、Ti 或Cu。
在一实施例中，所述第二 II1-V族化合物层包含AlGaN、AlGaAs、或AlInP。
在一实施例中，所述栅电极包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍 (Ni)、金(Au)或铜(Cu)。
根据本发明的另一方面，还提供了一种半导体结构，该半导体结构包括
氮化镓(GaN)层，所述氮化镓(GaN)层设置在衬底上；
氮化铝镓(AlGaN)层，所述氮化铝镓(AlGaN)层设置在所述GaN层上，其中，载流子沟道位于所述GaN层和所述AlGaN层之间；
源极部件和漏极部件，所述源极部件和所述漏极部件相间隔开并且设置在所述 AlGaN层上；
栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述AlGaN 层的上方；以及
载流子沟道耗尽层，部分所述载流子沟道耗尽层设置在所述栅电极和所述AlGaN 层之间，其中，所述部分载流子沟道耗尽层位于所述载流子沟道的耗尽区的上面。
在一实施例中，所述载流子沟道耗尽层耗尽所述载流子沟道的所述耗尽区。
在一实施例中，半导体结构进一步包括氟(F)区，所述F区被嵌于所述栅电极下方的所述AlGaN层中。
在一实施例中，所述载流子沟道耗尽层包括氮化物层。
在一实施例中，半导体结构进一步包括介电保护层，所述介电保护层位于所述载流子沟道耗尽层下面且位于所述AlGaN层上面。
在一实施例中， 所述源极部件和所述漏极部件每一个都不包含Au，而包含Al、Ti 或Cu。
在一实施例中，所述栅电极包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍 (Ni)、金(Au)或铜(Cu) ο
根据本发明的又一方面，还提供了一种形成半导体结构的方法，所述方法包括
提供第一 II1-V族化合物层；
在所述第一 II1-V族化合物层上外延生长第二 II1-V族化合物层，其中，载流子沟道位于所述第一 II1-V族化合物层和所述第二 II1-V族化合物层之间；
在所述第二 II1-V族化合物层上形成源极部件和漏极部件；
在部分所述第二 II1-V族化合物层上等离子体沉积载流子沟道耗尽层；以及，在位于所述源极部件和所述漏极部件之间的所述部分第二 II1-V族化合物层的上方形成栅电极。
在一实施例中，所述方法进一步包括在沉积所述载流子沟道耗尽层之前用氟(F) 处理位于所述栅电极下方的部分所述第二 II1-V族化合物层。
在一实施例中，形成所述栅电极包括在所述载流子沟道耗尽层上形成所述栅电极。
在一实施例中，所述方法进一步包括在形成所述栅电极之前去除所述载流子沟道耗尽层。
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。 应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。
图1A是根据本发明的一个或者多个实施例具有高电子迁移率晶体管(HEMT)的半导体结构的剖面图。
图1B是根据本发明的另一实施例具有HEMT的半导体结构的剖面图。
图2是根据本发明的一个或多个实施例形成具有HEMT的半导体结构的方法的流程图。
图3至图8是根据图2的方法的一个实施例在制造的各个阶段的具有HEMT的半导体结构的剖面图。
具体实施方式
在下面详细讨论示例性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
通过芯片区之间的切割线在衬底上标记多个半导体芯片区。衬底将经历各种清洗、成层、图案化、蚀刻和掺杂步骤以形成集成电路。本文中的术语“衬底”通常是指各种层和器件结构可以形成在其上的大块衬底。在一些实施例中，大块衬底包括硅或化合物半导体如GaAs、InP、Si/Ge或SiC。这些层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，它们可以通过互连层与其他集成电路互连。
图1A和图1B是根据本发明的一个或多个实施例的半导体结构100和101的剖面图，每一个半导体结构都具有高电子迁移率晶体管(HEMT)。
参考图1A，示出了具有HEMT的半导体结构100。半导体结构100包括衬底102。 在一些实施例中，衬底102包括碳化硅(SiC)衬底、蓝宝石衬底或硅衬底。
半导体结构100还包括异质结，所述异质结形成在两个不同的半导体材料层之间，如具有不同带隙的材料层之间。例如，半导体结构100包括未掺杂的窄带隙沟道层和宽带隙η型供体供应层。在至少一个实施例中，半导体结构100包括形成在衬底102上的第一 II1-V族化合物层(或者被称为沟道层)104以及 形成在沟道层104上的第二 II1-V族化合物层(或者被称为供体供应层)106。沟道层104和供体供应层106是由元素周期表中的II1-V族元素组成的化合物。然而，沟道层104和供体供应层106彼此在组成上不同。 沟道层104是未掺杂的或者非故意掺杂的(UID)。在半导体结构100的本实例中，沟道层 104包括氮化镓(GaN)层(也被称为GaN层104)。供体供应层106包括氮化铝镓(AlGaN) 层(也被称为AlGaN层106)。GaN层104和AlGaN层106彼此直接接触。在另一个实例中， 沟道层104包括GaAs层或InP层。供体供应层106包括AlGaAs层或AlInP层。
GaN层104是未掺杂的。可选地，GaN层104是非故意掺杂的，如由于用于形成GaN 层104的前体而轻度掺杂有η型掺杂剂。在一个实例中，GaN层104具有在约O. 5微米至约10微米范围内的厚度。
AlGaN层106是非故意掺杂的。在一个实例中，AlGaN层106具有在约5纳米(nm) 至约50纳米范围内的厚度。
在AlGaN层106和GaN层104之间存在带隙不连续性。AlGaN层106中的来自压电效应的电子进入GaN层104，在GaN层104上产生非常薄的高迁移导电电子层108。该薄层108被称为二维电子气(2-DEG)，形成载体沟道(也被称为载体沟道108)。2-DEG薄层 108位于AlGaN层106和GaN层104的交界处。因此，因为GaN层104是未掺杂的或非故意掺杂的，所以载体沟道具有高电子迁移率，并且电子可以自由移动而不与杂质碰撞或者基本上减少碰撞。
半导体结构100还包括源极部件和漏极部件，该源极部件和漏极部件设置在 AlGaN层106上并被配置成与载体沟道108电连接。源极部件和漏极部件每一个都包括金属部件112。在一个实例中，金属部件112不包含Au，而包含Al、T1、或Cu。
半导体材料100进一步包括介电保护层110，该介电保护层110设置在未被金属部件112占据的AlGaN层106的顶面上。介电保护层110进一步包括暴露出一部分AlGaN层 106以用于栅电极形成的开口。介电保护层110保护下面的AlGaN层106在具有等离子体的后续工艺中免受损伤。
在金属部件112和介电保护层110的顶面上设置保护层114。保护层114进一步包括与介电保护层110中的开口对齐的开口。保护层114中的开口和介电保护层110中的开口的组合开口暴露出一部分AlGaN层106以用于栅电极形成。
半导体结构100进一步包括采用等离子体沉积在保护层114上的载流子沟道耗尽层126，该载流子沟道耗尽层126沿着组合开口的内表面以及在AlGaN层106的暴露部分上设置。载流子沟道耗尽层126耗尽位于组合开口下方的载流子沟道108中的电子。
半导体结构100还包括栅电极128，该栅电极128被设置在位于源极和漏极部件之间的AlGaN层106上的组合开口的上方。栅电极128包括配置成用于电压偏置和与载流子沟道108电连接的导电材料层。在各个实例中，导电材料层可以包含难熔金属或其化合物，例如钛(Ti)、氮化钛(TiN)、钛钨(Tiff)和钨(W)。在另一实例中，导电材料层可以包含镍(Ni)、金(Au)或铜(Cu)。在一个实例中，栅电极128被设置在位于AlGaN层106上方的组合开口上的部分载流子沟道耗尽层126上。在另一实例中，栅电极128被直接设置在组合开口上的AlGaN层106上。在栅电极128和AlGaN层106之间无载流子沟道耗尽层126。 在以上实例中，栅电极128至少部分地嵌入保护层114和介电保护层110中。
半导体结构100还包括耗尽区124，该耗尽区124位于保护层114和介电保护层 110中的组合开口下方的载流子沟道108中。载流子沟道108由于耗尽区124成为常关型 (normally-off)。应当施加正栅极电压以打开这种HEMT的载流子沟道108。这种HMET也被称为增强型HEMT，其与耗尽型HEMT相反。耗尽型HEMT具有常开型(normally-on)载流子沟道，并且应施加负栅极电压来关闭载流子沟道。
半导体结构100进一步包括含氟区122，该含氟区122位于组合开口下方(即栅电极128的下方)的AlGaN层106中。认为含氟区122中的氟离子提供强固定负电荷，并有效地耗尽耗尽区124中的电子。
图1B是根据本 发明的另一实施例的具有HEMT的半导体结构101的剖面图。半导体结构101的层堆叠与图1A中所示的半导体结构100相似。然而，半导体结构101不包括图1A中所示的含氟区122。在结构101中，位于AlGaN层106上方的组合开口中的等离子体沉积载流子沟道耗尽层126有效地耗尽耗尽区124中的电子。
在上述实施例中，将栅电极128、源极/漏极部件和GaN层104中的载流子沟道108 配置为晶体管。当对栅叠层施加电压时，可以调节晶体管的器件电流。
图2是根据本发明的一个或多个实施例形成具有HEMT的半导体结构的方法200 的流程图。现在参考图2，在方法200流程图的操作201中，提供第一 II1-V族化合物层。 在衬底上形成第一 II1-V族化合物层。接下来，方法200继续到操作202，在第一 II1-V族化合物层上外延生长第二 II1-V族化合物层。方法200继续到操作203，在第二 II1-V族化合物层上形成源极部件和漏极部件。方法200继续到操作204，在至少一部分的第二 II1-V 族化合物层上沉积载流子沟道耗尽层。方法200继续到操作205，在源极部件和漏极部件之间的部分第二 II1-V族化合物层上方形成栅电极。应注意其他工艺可以在图2的方法200 之前、之中、或之后提供。
图3至图8是根据图2的方法200的各个实施例在制造的各个阶段的具有HEMT 的半导体结构100的剖面图。为了更好地理解本发明的发明概念，简化了各附图。
参考图3，图3是在实施操作201、202、和203之后的半导体结构100的衬底102 的一部分的放大剖面图。在一些实施例中，衬底102包括碳化硅(SiC)衬底、蓝宝石衬底或硅衬底。第一 II1-V族化合物层104，也被称为沟道层，生长在衬底102上。在该实施例中， 第一 II1-V族化合物层104是指氮化镓(GaN)层(也称为GaN层104)。可以通过金属有机汽相外延(MOVPE)使用含镓前体和含氮前体外延生长GaN层114。含镓前体包括三甲基镓 (TMG)、三乙基镓(TEG)或其他合适的化学品。含氮前体包括氨(NH3)、叔丁基胺(TBAm)、苯肼或其他合适的化学品。GaN层104的厚度在约O. 5微米至约10微米范围内。在其他实施例中，第一 II1-V族化合物层104可以包括GaAs层或InP层。
在第一 II1-V族化合物层104上生长第二 II1-V族化合物层106，其也称为供体供应层。限定第一 II1-V族化合物层104和第二 II1-V族化合物层106之间的界面。2-DEG 载流子沟道108位于界面处。在至少一个实施例中，第二 II1-V族化合物层106指氮化铝镓 (AlGaN)层(也称为AlGaN层106)。可以通过MOVPE使用含铝前体、含镓前体和含氮前体在GaN层104上外延生长AlGaN层106。含铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或其它合适的化学品。含镓前体包括TMG、TEG或其他合适的化学品。含氮前体包括氨、TBAm、 苯肼、或其它合适的化学品。AlGaN层106具有在约5纳米至约50纳米范围内的厚度。在其他实施例中，第二 II1-V族化合物层106可以包括AlGaAs层或AlInP层。
在第二 II1-V族化合物层106的顶面107上沉积介电保护层110。介电保护层110 具有在约100人至约5000人范围内的厚度。介电保 护层110可以包括Si02*Si3N4。在一个实例中，介电保护层110是Si3N4，并通过实施无等离子体的低压化学汽相沉积(LPCVD)方法使用SiH4或NH3气体来形成。操作温度在约650°C至约800°C的范围内。操作压力在约 O.1Torr和约ITorr之间的范围内。介电保护层110可以保护下面的第二 II1-V族化合物层106在具有等离子体的后续工艺中免受损伤。通过光刻和蚀刻工艺限定介电保护层110 中的两个开口以暴露出部分第二 II1-V族化合物层106。
在介电保护层110的上方沉积金属层，该金属层填充并溢出开口，然后接触第二II1-V族化合物层106。光刻胶层(未示出)形成在金属层上方并被显影以在开口上方形成部件。未被光刻胶层部件覆盖的金属层通过反应离子蚀刻(RIE)工艺去除，该RIE工艺向下蚀刻金属层的暴露部分至下面的介电保护层110。在蚀刻工艺之后生成金属部件112。 金属部件112被配置成作为用于HEMT的源极部件或漏极部件。在形成金属部件之后去除光刻胶层。介电保护层110保护下面的第二 II1-V族化合物层106在用于形成金属部件112 的蚀刻工艺期间免受损伤。位于第二 II1-V族化合物层106下面的2-DEG载流子沟道108 中的载流子不受影响。然而将对半导体结构101的电气性能产生积极影响。因此，会增加总组装件的成品率。
金属部件112的金属层可以包含一种或多种导电材料。在至少一个实例中，金属层不包含金(Au)，而包含钛(Ti)、氮化钛(TiN)、或铝铜(AlCu)合金。在另一实例中，金属层包括底部Ti/TiN层、位于底部Ti/TiN层上面的AlCu层、以及位于AlCu层上面的顶部Ti 层。金属层的形成方法包括原子层沉积(ALD)或物理汽相沉积(PVD)工艺。在金属部件112 中不使用Au的情况下，方法200还可以实施在生产硅衬底上的集成电路的生产线中。可以消除硅制造工艺中Au污染的顾虑。
接下来，在金属部件112和介电保护层110的顶面上沉积保护层114。保护层114 可以包含介电材料如SiO2 *Si3N4。在一个实例中，保护层114是Si3N4，并通过实施等离子体增强化学汽相沉积(PECVD)方法而形成。
图4示出了在第一 II1-V族化合物层104和第二 II1-V族化合物层106上形成隔离区116之后的结构100。隔离区116将结构100中的HEMT与衬底112中的其他器件隔离开。在一个实例中，通过注入工艺采用氧气或氮气种类形成隔离区116。保护层114保护源极部件和漏极部件在注入工艺期间免受损伤。
图5示出了在保护层114和介电保护层110上形成开口 118之后的结构100。在保护层114的顶面上形成经图案化的掩膜层(未示出)，并实施蚀刻工艺来去除部分的保护层114和介电保护层110。开口 118暴露出第二 II1-V族化合物层106的顶面107的一部分。开口 118被配置成作为用于后续栅电极形成的位置。
图6示出了通过开口 118用氟(F) 120处理一部分第二 II1-V族化合物层106之后的结构100。第二 II1-V族化合物层106的处理过的部分形成含氟区122。F原子的浓度从第二 II1-V族化合物层106的顶面107向载流子沟道108衰减一个数量级。在一个实例中，在包含CF4的等离子体环境中处理结构100。等离子体环境的工作功率在约100W至约 IOOOff0将等离子体自由基指向结构100的偏置功率小于约350W。认为含氟区122中的氟离子提供强固定负电荷并有效地耗尽载流子沟道108中的电子。在含氟区122下方生成位于载流子沟道108中的耗尽区124。结构100中的HEMT从耗尽型HEMT转变成增强型HEMT。 载流子沟道108变为常关型，并且应施加正栅极电压来打开用于该增强型HEMT的载流子沟道108。在另一实例中，通过注入工艺用氟处理结构100。在又一个实例中，含氟区122保持在第二 II1-V族化合物层106内，并且既不接触载流子沟道108也不进一步延伸至第一 II1-V族化合物层104中。这种结构防止F原子渗入第一 II1-V族化合物层104内并通过这种增强型的操作HEMT防止负面效应。
图7示出了在操 作204中沉积载流子沟道耗尽层126之后的结构100。在保护层 114上、沿着开口 118的内表面以及在第二 II1-V族化合物层106的暴露部分上(即在含氟区122上)等离子体沉积载流子沟道耗尽层126。载流子沟道耗尽层126的厚度在约50nm 至约200nm的范围内。在一个实例中，载流子沟道耗尽层126是Si3N4，并通过等离子体增强化学汽相沉积(PECVD)方法形成。操作温度在约350°C至约500°C的范围内。等离子体环境的操作功率为约100W至约600W。等离子体环境中的高能自由基接触第二 II1-V族化合物层106的暴露部分，而且也有效地耗尽载流子沟道108的耗尽区124中的电子。如果操作功率小于100W，则耗尽载流子沟道108的效应不明显。然而，如果操作功率高于600W， 则结构100中的HEMT的整个载流子沟道108都可能被耗尽。HMET可以不是功能型的。器件的合格率与操作功率有关。
图8示出了在实施操作205之后的结构100，操作205在位于耗尽区124之上的部分第二 II1-V族化合物层106的上方形成栅电极128。在一个实例中，在位于含氟区122之上的部分载流子沟道耗尽层126上形成栅电极128。在另一实例中，在操作204中的沉积工艺之后去除载流子沟道耗尽层126。载流子沟道108的耗尽区124中的电子在操作204中的沉积工艺期间被耗尽，并且即使在去除沉积的载流子沟道耗尽层126时也不受影响。栅电极128形成在部分第二 II1-V族化合物层106上，并且在第二 II1-V族化合物层106和栅电极128之间无载流子沟道耗尽层126。在一个实例中，在载流子沟道耗尽层126上沉积栅电极层，并且该栅电极层填充并溢出图7中所示的开口 118。对栅电极层实施光刻和蚀刻工艺以在源极部件和漏极部件之间限定栅电极128。栅电极128包括导电材料层，该导电材料层可以包含难熔金属或其化合物，例如钛(Ti)、氮化钛(TiN)、钛钨(TiW)和钨(W)。 在另一实例中，栅电极128可以包含镍(Ni)、金(Au)或铜(Cu)。
注意到在所有的以上实施例中，具有HEMT的结构100可以通过图3至图8以及相关文本内容中举例说明的工艺来形成。用于形成具有HEMT的结构101的工艺与结构100 的形成相似，除去除图6中的氟处理以外。在图7中，采用等离子体沉积载流子沟道耗尽层 126在无氟处理的情况下也有效地耗尽了耗尽区124中的电子。可以形成具有增强型HEMT 的结构101。
本发明的各个实施例可以用于改进具有高电子迁移率晶体管(HEMT)的半导体结构的性能。例如，在常规方法中，蚀刻一部分第一 II1-V族化合物层104以形成用于增强型 HEMT的凹槽。在蚀刻凹槽期间，同一衬底102上的半导体芯片区之间的蚀刻均匀性是难以控制的。可能不能准确的控制同一半导体芯片区或同一衬底102中的每个HEMT的电气性能。在本发明中，采用等离子体沉积的载流子沟道耗尽层126耗尽了用于增强型HEMT的载流子沟道108中的电子。等离子体沉积的沟道耗尽层126消除了常规方法中的缺点。金属部件112不包含Au，而包含Al、Ti或Cu。在金属部件112中不使用Au的情况下，方法200 也可以实施在生产在硅衬底上的集成电路的生产线中。可以消除硅制造工艺中Au污染的顾虑。与在源极/漏极部件中具有Au的HEMT相比，根据本申请制造HEMT的成本能够降低。 II1-V族半导体化合物工艺和硅制造工艺这两种工艺都可以在同一生产线上实施。这增加了对生产线分配不同产品的灵活性。
本发明的实施例描述了一种半导体结构。该半导体结构包括第一 II1-V族化合物层。第二 II1-V族化合物层设置在第一 II1-V族化合物层上，并且该第二 II1-V族化合物层在组成上与第一 II1-V族化合物层不同。载流子沟道位于第一 II1-V族化合物层和第 二 II1-V族化合物层之间。源极部件和漏极部件设置在第二 II1-V族化合物层上。栅电极设置在源极部件和漏极部件之间的第二 πι-v族化合物层的上方。载流子沟道耗尽层设置在第二 II1-V族化合物层上。所述载流子沟道耗尽层采用等离子体沉积并且一部分载流子沟道耗尽层位于至少部分栅电极的下方。
本发明的另一实施例描述了一种半导体结构。该半导体结构包括设置在衬底上的GaN层。AlGaN层设置在GaN层上。载流子沟道位于GaN层和AlGaN层之间。间隔开的源极部件和漏极部件设置在AlGaN层上。栅电极设置在位于源极部件和漏极部件之间的 AlGaN层的上方。部分载流子沟道耗尽层设置在栅电极和AlGaN层之间。所述部分载流子沟道耗尽层位于载流子沟道的耗尽区的上面。
本发明还描述了形成半导体结构的方法的实施例。该方法包括提供第一 II1-V 族化合物层。在第一 II1-V族化合物层上外延生长第二 II1-V族化合物层。载流子沟道位于第一 II1-V族化合物层和第二 II1-V族化合物层之间。在第二 II1-V族化合物层上形成源极部件和漏极部件。在部分第二 II1-V族化合物层上等离子体沉积载流子沟道耗尽层。 在位于源极部件和漏极部件之间的部分第二 II1-V族化合物层的上方形成栅电极。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的 工艺、机器、制造、材料组分、装置、方法或步骤。
权利要求
1.一种半导体结构,包括 第一 II1-V族化合物层； 第二 II1-V族化合物层，所述第二 II1-V族化合物层设置在所述第一 II1-V族化合物层上，并且在组成上与所述第一 II1-V族化合物层不同，其中，载流子沟道位于所述第一II1-V族化合物层和所述第二 II1-V族化合物层之间； 源极部件和漏极部件，所述源极部件和所述漏极部件设置所述第二 II1-V族化合物层上； 栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述第二 II1-V族化合物层的上方；以及 载流子沟道耗尽层，所述载流子沟道耗尽层设置在所述第二 II1-V族化合物层上，其中，所述载流子沟道耗尽层采用等离子体沉积并且一部分所述载流子沟道耗尽层位于至少一部分所述栅电极的下方。
2.根据权利要求1所述的半导体结构，其中，位于所述栅电极下方的所述载流子沟道包括耗尽区。
3.根据权利要求1所述的半导体结构，其中，所述载流子沟道耗尽层耗尽一部分所述载流子沟道。
4.根据权利要求1所述的半导体结构，进一步包括氟(F)区，所述F区被嵌于所述栅电极下方的所述第二 II1-V族化合物层中。
5.一种半导体结构，包括 氮化镓(GaN)层，所述氮化镓(GaN)层设置在衬底上； 氮化铝镓(AlGaN)层，所述氮化铝镓(AlGaN)层设置在所述GaN层上，其中，载流子沟道位于所述GaN层和所述AlGaN层之间； 源极部件和漏极部件，所述源极部件和所述漏极部件相间隔开并且设置在所述AlGaN层上； 栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述AlGaN层的上方；以及 载流子沟道耗尽层，部分所述载流子沟道耗尽层设置在所述栅电极和所述AlGaN层之间，其中，所述部分载流子沟道耗尽层位于所述载流子沟道的耗尽区的上面。
6.根据权利要求5所述的半导体结构，其中，所述载流子沟道耗尽层耗尽所述载流子沟道的所述耗尽区。
7.根据权利要求5所述的半导体结构，进一步包括氟(F)区，所述F区被嵌于所述栅电极下方的所述AlGaN层中。
8.一种形成半导体结构的方法，所述方法包括 提供第一 II1-V族化合物层； 在所述第一 II1-V族化合物层上外延生长第二 III-V族化合物层，其中，载流子沟道位于所述第一 III-v族化合物层和所述第二 II-v族化合物层之间； 在所述第二 III-v族化合物层上形成源极部件和漏极部件； 在部分所述第二 III-v族化合物层上等离子体沉积载流子沟道耗尽层；以及 在位于所述源极部件和所述漏极部件之间的所述部分第二 II1-V族化合物层的上方形成栅电极。
9.根据权利要求8所述的方法，进一步包括在沉积所述载流子沟道耗尽层之前用氟(F)处理位于所述栅电极下方的部分所述第二 II1-V族化合物层。
10.根据权利要求8所述的方法，其中，形成所述栅电极包括在所述载流子沟道耗尽层上形成所述栅电极。
全文摘要
本发明公开了一种半导体结构。半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上，并且该第二III-V族化合物层在组成上与第一III-V族化合物层不同。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。源极部件和漏极部件设置在第二III-V族化合物层上。栅电极设置在位于源极部件和漏极部件之间的第二III-V族化合物层的上方。载流子沟道耗尽层设置在第二III-V族化合物层上。所述载流子沟道耗尽层采用等离子体沉积并且一部分载流子沟道耗尽层位于至少一部分栅电极的下方。本发明还公开了形成半导体结构的方法。
文档编号H01L21/335GK103050511SQ201210005700
公开日2013年4月17日 申请日期2012年1月9日 优先权日2011年10月11日
发明者姚福伟, 许竣为, 游承儒, 余俊磊, 杨富智, 熊志文 申请人:台湾积体电路制造股份有限公司