专利名称：Esd保护器件以及用于形成esd保护器件的方法
技术领域：
本发明涉及制造电子器件的方法，更具体地来说，涉及静电放电(ESD)保护器件以及用于形成ESD保护器件的方法。
背景技术：
半导体集成电路(IC)工业经历了快速发展。IC材料和设计上的技术进步造就了数代1C，每一代IC都比上一代IC具有更小以及更复杂的电路。这些电路对于静电放电 (ESD)电流比较敏感。因此，就要利用ESD保护来防止和减小由ESD电流所导致的IC损坏。 传统上，一些ESD保护器件具有寄生电容，该寄生电容大到足以显著降低所保护的电路的射频(RF)性能。因此，尽管现有的ESD保护器件通常足以达到其预期目的，但是这些ESD保护器件在每个方面并不完全令人满意。
发明内容
本发明提供了多个不同实施例。本发明的一个实施例涉及一种器件，该器件包括信号输入端，该信号输入端与静电放电(ESD)保护器件电通信，其中，该ESD器件保护器件包括栅控二极管，该栅控二极管配置为多边形。其中，多边形选自以下形状矩形；正方形；六边形；以及八边形。该器件进一步包括钳位电路，连接到ESD保护器件，钳位电路用于钳位来自ESD 保护器件的ESD脉冲。其中，被保护器件包括射频(RF)器件，以及其中，器件进一步包括钳位电路，RF 器件和钳位电路都配置为与ESD保护器件并联。其中，RF器件包括低噪声放大器。其中，信号输入端包括射频(RF)输入端，靠近以下的至少一个Vss端；以及Vdd端。该器件进一步包括另一 ESD保护器件，配置为多边形。其中，栅控二极管选自以下器件p-阱器件；以及η-阱器件。本发明的另一实施例涉及另一种器件，该器件包括半导体基板，聚合物界限掺杂区域，位于基板的顶部；以及输入端，连接到聚合物界限掺杂区域。聚合物界限掺杂区域和输入端形成聚合物界限二极管，该聚合物界限二极管配置为使得聚合物界限掺杂区域形成为多边形形状。其中，多边形选自以下形状矩形；正方形；六边形；以及八边形。该器件进一步包括被保护电路，连接到聚合物界限二极管，器件配置为使得聚合物界限二极管保护被保护电路免受来自输入端的静电放电(ESD)的影响。其中，聚合物界限二极管和被保护电路在电导轨之间并联。其中，被保护电路包括低噪声放大器(LNA)。该器件进一步包括钳位电路，连接到聚合物界限二极管，钳位电路用于钳位来自聚合物界限二极管的ESD脉冲。该器件进一步包括另一聚合物界限二极管，形状为多边形，置于被保护电路和输入端之间。其中，输入端包括射频(RF)输入端，靠近以下的至少一个Vss端；以及Vdd端。其中，聚合物界限二极管选自以下器件p-阱器件；以及η-阱器件。本发明的又一实施例涉及一种制造器件的方法。该方法包括在基板上形成多个多边形的聚合物界限掺杂区域；以及在聚合物界限掺杂区域上形成输入/输出终端，从而形成栅控二极管。在另一实施例中，一种器件包括静电放电(ESD)保护器件，信号输入端，与ESD保护器件电通信，以及被保护电路。ESD保护器件置于信号输入端和被保护电路之间，并且该 ESD器件配置为降低来自信号输入端处的信号的ESD效应。另外，ESD保护器件还包括栅控二极管，该栅控二极管配置为多边形。本发明还提供了另一种制造器件的方法。该方法包括在基板上形成多个多边形的聚合物界限掺杂区域；在聚合物界限掺杂区域上形成输入/输出终端，从而形成栅控二极管；以及将栅控二极管置于电路中，该电路包括被保护器件以及钳位电路。该电路配置为使得栅控二极管和钳位电路保护被保护电路免受静电放电(ESD)的影响。其中，形成多个聚合物界限掺杂区域包括将聚合物界限掺杂区域配置为以下形状中的一种矩形；正方形；以及边数多于四条的多边形。其中，被保护电路包括以下器件中的至少一种射频(RF)器件和毫米波器件。
根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同元件没有按比例绘制。实际上，为了使论述清晰，可以任意增加或减小各种元件的尺寸。图I是根据一个实施例的示例性器件的结构图；图2示出了在示例性方案中的响应时间(部分取决于钳位速度)和过冲(OS， overshoot)；图3A是根据一个实施例的示例性器件300的横截面图；图3B是带有示出图3A的横截面切口的标记的器件300的俯视图；以及图4A是根据一个实施例的示出了示例性条型、N型聚合物界限(poly boundeddiode) 二极管的横截面图；图4B是图4A的二极管的俯视图；图5是示出了示例性多边形聚合物界限二极管的俯视图；图6示出了包括六边形聚合物界限二极管和八边形聚合物界限二极管的示例性 实施例；图7是根据一个实施例的制造器件的示例性方法的流程图；图8示出了一种示例性电路，其中，可以使用多边形栅控二极管；图9示出了根据一个实施例的示例性电路；图10示出了当ESD 二极管正向偏压时在ESD事件期间示出电流路径的图9的电 路；图11示出了与图9和图10中所示的实施例结构不同的可选实施例电路；图12示出了根据一个实施例的用于制造电路的示例性方法；图13示出了根据一个实施例的示例性电路；图14示出了根据一个实施例的示例性匹配电路；图15示出了根据一个实施例的示例性匹配电路；图16示出了根据一个实施例的示例性匹配电路；图17示出了根据一个实施例的示例性匹配电路；图18示出了根据一个实施例的示例性匹配电路；图19示出了根据一个实施例的示例性匹配电路；图20和图21提供了在图15中所示的实施例上进行的改变，其中，将变压器用于 阻抗匹配和ESD电流旁路；以及图22示出了根据一个实施例的用于制造器件的示例性方法。
具体实施例方式应该理解，以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或 实例。以下描述组件和配置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限 制本发明。例如，在以下的本发明中所描述的将一个部件形成在另一部件上方或者之上，可 以包括第一部件和第二部件被形成为直接接触的实施例，还可以包括在第一部件和第二部 件之间形成有附加部件的实施例，比如，部件不直接接触。另外，本发明的内容可以在不同 实例中重复使用参考标号和/或字母。这种重复是为了简化和清晰的目的，其本身并没有 表示各个实施例和/或所讨论配置之间的关系。随着技术进步，半导体器件的尺寸通常越来越小。随着半导体器件越来越小，由于 栅极氧化层越来越薄，栅极氧化击穿电压会变得越来越小，从而，ESD保护变得越发重要。然 而，在高频中，一些ESD保护器件可能会提供过多寄生电容，并且干扰了阻抗匹配网络。本 发明的各个实施例提供了更好的性能，以下将更详细地对其进行描述。图1是根据一个实施例的示例性器件100的结构图。器件100示出了本文以下所 公开的各个实施例的一般配置。例如，器件100是包括ESD保护器件101的电路，该ESD保 护器件101置于Vdd 104和地电位(例如，Vss) 106之间。ESD保护器件101连同钳位器 103 —起运行，用于保护射频(RF)电路102免受I/O端105处ESD损坏影响。在一个示例方案中，当将电流从ESD脉冲引导到钳位器103时，ESD保护器件101在某种程度上限制了 ESD脉冲的振幅，其中，钳位器103迅速将ESD脉冲的电压减小到可接受的范围内。ESD保护器件101包括一些寄生电容，如图I中的Cesd所示。Cesd在给定器件上的效果取决于给定器件的特定性质，该性质包括，例如，工作频率和输入阻抗。这里所描述的各个实施例提供了最小化Cesd和/或利用阻抗匹配的Cd。各个实施例还可以降低给定ESD 事件的过冲电压，从而能够更快、更有效地钳制(clamp)ESD事件。图2示出了示例性方案中的响应时间(部分取决于钳位速度)和过冲(OS)。图2中所示的特定值只用于在概念上说明，既可以应用到本文所示出的各个实施例中，也可以不应用到本文所示出的各个实施例中。再次参考图I，为了易于示出，所示出的ESD保护器件IOI具有两个元件110、111， 可以理解，ESD保护器件101可以用一个或者多个电路元件实现。而且，器件100示为RF电路，然而实施例的范围并不限制于任意特定频率范围或者应用方式。例如，一些实施例可以应用到运行在毫米波范围或者其他频率范围中的器件。可以用图I中所示出的相似配置来实现各个实施例。例如，元件110和/或元件111可以使用下述图3A-图6中所描述的保护器件。图3A是根据一个实施例的示例性器件300的横截面图，图3B是带有示出图3A的横截面切口的标记的器件300的俯视图。器件300为条形、P型聚合物界限二极管。器件 300形成于P基板301上，其上具有各种掺杂区域302-309。器件300还包括多晶硅(聚合物，poly)层312、314和输入/输出端315-317。在使用中，阳极317是RF输入端，阴极 315,316与Vdd相通信。图4A是根据一个实施例的示出了示例性的条形、N型聚合物界限二极管400的横截面图。图4B是二极管400的俯视图。二极管400形成于P型基板401上，其上具有掺杂区域402-405。二极管400包括聚合物层412、414和输入/输出端415-417。阴极417可以用作RF输入端，阳极415、416可以与Vss或者其他地电位相通信。一些使用了聚合物界限二极管器件(还称为“栅控二极管”)相比于使用浅沟槽隔离件(STI)界限(bounded) 二极管的类似器件具有一些优点。例如，在ESD保护应用方式中，聚合物界限二极管比STI界限二极管提供了较低的过冲电压和较快的上升时间(rise time)。图3和图4示出了示例性的条形、聚合物界限二极管，该条形、聚合物界限二极管可以结合至ESD保护器件中。各个实施例还包括多边形(而不是条形)二极管。图5是示出了示例性多边形聚合物界限二极管500的俯视图。二极管500是P型二极管，当沿着线 A或者线B剖切时，二极管500的横截面图与图3A所示相同。作为参考，示出了聚合结构 (poly structure) 312和314。还示出了垂直聚合部分512、514。二极管300 (图3)配置为使得各个层线性布置在沿着图3B的最长尺寸的位置上，相反，将二极管500的掺杂层和聚合结构排列为多边形形状。特别地，在二极管500中，掺杂层和聚合结构分别布置在由长度尺寸L和宽度尺寸W所表示的矩形中。具有多边形布局结构的聚合物界限二极管，如图5中所示，相比于图3和图4中的条形二极管，可以减小相同EDS级别的总体器件尺寸，并且还可以减小寄生电容。等式I给出了每个ESD级别的寄生电容的方程，该等式I受到L和W的影响。
权利要求
1.一种器件，包括静电放电(ESD)保护器件；信号输入端，与所述ESD保护器件电通信；以及被保护电路，其中，所述ESD保护器件置于所述信号输入端和所述被保护电路之间，并且，所述ESD保护器件配置为降低来自所述信号输入端处的信号的ESD效应，以及其中，所述ESD保护器件包括栅控二极管，所述栅控二极管配置为多边形。
2.根据权利要求I所述的器件，其中，所述多边形选自以下形状矩形；正方形；六边形；以及八边形。
3.根据权利要求I所述的器件，进一步包括钳位电路，连接到所述ESD保护器件，所述钳位电路用于钳位来自所述ESD保护器件的ESD脉冲。
4.根据权利要求I所述的器件，其中，所述被保护器件包括射频(RF)器件，以及其中， 所述器件进一步包括钳位电路，所述RF器件和所述钳位电路都配置为与所述ESD保护器件并联。
5.根据权利要求4所述的器件，其中，所述RF器件包括低噪声放大器。
6.根据权利要求I所述的器件，其中，所述信号输入端包括射频(RF)输入端，靠近以下的至少一个Vss端；以及 Vdd 端。
7.根据权利要求I所述的器件，进一步包括另一ESD保护器件，配置为多边形。
8.根据权利要求I所述的器件，其中，所述栅控二极管选自以下器件P-阱器件；以及η-阱器件。
9.一种器件，包括半导体基板；聚合物界限掺杂区域，位于所述基板的顶部；以及输入端，连接到所述聚合物界限掺杂区域，其中，所述聚合物界限掺杂区域和所述输入端形成聚合物界限二极管，所述聚合物界限二极管配置为使得所述聚合物界限掺杂区域形成为多边形形状。
10.一种制造器件的方法，包括在基板上形成多个多边形的聚合物界限掺杂区域；形成到所述聚合物界限掺杂区域的输入/输出终端，以形成栅控二极管；以及将所述栅控二极管置于电路中，所述电路包括被保护器件以及钳位电路，所述电路配置为使得所述栅控二极管和所述钳位电路保护所述被保护电路免受静电放电(ESD)的影
全文摘要
本发明提供了一种器件，该器件包括信号输入端，该信号输入端与静电放电(ESD)保护器件电通信，其中，该ESD器件保护器件包括栅控二极管，该栅控二极管配置为多边形。
文档编号H01L27/02GK102593162SQ201210005678
公开日2012年7月18日 申请日期2012年1月5日 优先权日2011年1月6日
发明者蔡铭宪 申请人:台湾积体电路制造股份有限公司