容性二极管组件的制作方法
【技术领域】
[0001]本实用新型涉及微电子技术领域，更具体地，涉及容性二极管组件。
【背景技术】
[0002]瞬态电压抑制器TVS (Transient Voltage Suppressor)是在稳压管基础上发展的高效能电路保护器件。TVS 二极管的外形与普通稳压管无异，然而，由于特殊的结构和工艺设计，TVS 二极管的瞬态响应速度和浪涌吸收能力远高于普通稳压管。例如，TVS 二极管的响应时间仅为10 12秒，并且可以吸收高达数千瓦的浪涌功率。在反向应用条件下，当承受一个高能量的大脉冲时，TVS 二极管的工作阻抗会快速降至极低的导通值，从而允许大电流通过，同时，将电压箝位在预定水平。因此，TVS 二极管可以有效地保护电子线路中的精密元器件免受各种浪涌脉冲的损坏。
[0003]传统的TVS 二极管的制造工艺比较简单，一般是在P+衬底/N+衬底上通过异型掺杂直接形成PN结。TVS 二极管的响应速度与其电容密切相关。传统的TVS 二极管主要应用在消费类电子产品中的数据端子，如键盘、侧键和电源线等。由于此类端子速度较慢，对TVS二极管的瞬态响应速度要求不高，电容一般在20pF以上。然而，视频数据线具有极高的数据传输率(其数据传输率高达480M，有的视频数据传输率达到1G以上)。因此，对于视频线路的保护，传统的TVS 二极管的瞬态响应速度就不能满足使用要求。在视频传输中，TVS二极管的电容要求小于1.0pFo
[0004]在现有的TVS器件中，普通的整流二极管作为小电容值的附加电容，与齐纳二极管串联。该TVS器件的电容值将取决于附加电容的电容值。由于整流二极管的单向导电特性，该TVS器件也是单向器件，可以实现单向低电容ESD防护功能。然而，由于寄生效应及散热不良，该TVS器件很难达到较高的瞬态功率。
[0005]因此，针对TVS器件的应用，期望开发新型的容性器件，在提高瞬态响应速度的同时，兼顾单向和双向应用要求，降低工艺复杂度和成本，以及提供高保护电压。
【实用新型内容】
[0006]本实用新型要解决的技术问题是提供一种可以用于单向或双向TVS器件的容性二极管组件，该容性二极管组件具有超低电容，从而提高TVS器件的瞬态响应速度。
[0007]根据本实用新型的一方面，提供一种容性二极管组件，包括:第一导电类型的半导体衬底；位于半导体衬底上的第二导电类型的外延层，第二导电类型与第一导电类型不同；第一导电类型的隔离区，从外延层的表面穿过外延层延伸至半导体衬底中，从而在外延层中限定第一二极管的第一有源区和第二二极管的第二有源区，并且将第一有源区和第二有源区彼此隔开；第一导电类型的第一掺杂区，在第一有源区从外延层表面延伸至外延层中；第二导电类型的第二掺杂区，在第二有源区从外延层表面延伸至外延层中；以及导电通道，在第一有源区从外延层表面延伸进入半导体衬底中，使得外延层和半导体衬底彼此电连接。
[0008]优选地，所述容性二极管组件还包括:位于外延层上的绝缘层；以及互连引线，穿过绝缘层到达第一掺杂区和和第二掺杂区，并且与二者电连接。
[0009]优选地，第一掺杂区和外延层之间形成第一二极管的PN结，半导体衬底和外延层之间形成第二二极管的PN结。
[0010]优选地，第一二极管和第二二极管采用半导体衬底和互连引线反向并联连接。
[0011]优选地，第一掺杂区的掺杂浓度大于1.0X10lscm3，第二掺杂区的掺杂浓度大于
8.0X1019cm3o
[0012]优选地，夕卜延层的厚度大于2 μπι。
[0013]优选地，第一导电类型为Ν型和Ρ型之一，第二导电类型为Ν型和Ρ型中的另一个。
[0014]根据本实用新型的另一方面，提供一种制造容性二极管组件的方法，包括:在第一导电类型的半导体衬底上，形成第二导电类型的外延层，第二导电类型与第一导电类型不同；采用第一掺杂工艺，形成第一导电类型的隔离区，隔离区从外延层的表面穿过外延层延伸至半导体衬底中，从而在外延层中限定第一二极管的第一有源区和第二二极管的第二有源区，并且将第一有源区和第二有源区彼此隔开；采用第二掺杂工艺，形成第一导电类型的第一掺杂区，第一掺杂区在第一有源区从外延层表面延伸至外延层中；采用第三掺杂工艺，形成第二导电类型的第二掺杂区，第二掺杂区在第一有源区从外延层表面延伸至外延层中；以及形成导电通道，所述导电通道在第一有源区从外延层表面延伸进入半导体衬底中，使得外延层和半导体衬底彼此电连接。
[0015]优选地，形成导电通道的步骤包括:在外延层上形成绝缘层；以及形成穿过绝缘层的导电通道。
[0016]优选地，所述方法还包括形成穿过绝缘层的互连引线，互连引线与第一掺杂区和和第二掺杂区电连接。
[0017]优选地，第一导电类型为Ν型和Ρ型之一，第二导电类型为Ν型和Ρ型中的另一个。
[0018]根据本实用新型的实施例的容性二极管组件包括反向并联的第一二极管和第二二极管，在两个方向上具有几乎相同的正向特性，从而可以作为无极性的电容。所述超低电容容性二极管组件在很小的芯片面积上即可实现，极大地提高了半导体器件集成封装的适用性，使器件结构适用于多种不同的封装形式。由于半导体衬底直接作为另一个电极引出，在封装时可以减少1根键合金丝，能够大幅度地降低制作成本，有利于产业化。本实用新型即提供了这样一种可批量制作的超低电容双向整流结构模块。此外，该产品的制作方法与标准的双极工艺相兼容。
[0019]该容性二极管组件与齐纳二极管串联连接，形成单向或双向瞬态电压抑制器。所述超低电容容性二极管组件与任意TVS器件串联时只会在原TVS器件的电压上增加0.7V的导通压降，几乎不改变原TVS器件的电学特性。例如，将所述超低电容容性二极管组件与一个正向电压0.8V，反向击穿电压20V，电容为20pF的单向TVS器件串联封装在一个管壳内，将得到一个正向电压1.5V，反向击穿电压20.7V，而电容仅有不到lpF的超低电容TVS器件。
[0020]所述容性二极管组件由二极管的正向来承受瞬态功率。当浪涌发生时，正向二极管将以小于10 12秒的速度瞬间开启，产生一个极小的压降的同时使浪涌电流顺利通过，保证自身不被损坏，继续保持降低电容的作用。
[0021]由于容性二极管组件具有超低的电容值，因此，可以提高TVS器件的响应速度，极大的拓宽了各类器件的应用范围。例如，一些传统的TVS保护器件与所述超低电容容性二极管组件组合后，电容得到极大的降低，也可以应用在高频的数据传输网络中。
[0022]在瞬态电压抑制器中，如果容性二极管组件和齐纳二极管形成在不同的半导体芯片上，则可以更加灵活地分别优化二者的制造工艺，使得容性二极管组件提供低电容值以提高TVS器件的瞬态响应速度，齐纳二极管提供高击穿电压以获得所需的保护电压级别。在分别形成容性二极管组件和齐纳二极管之后，采用键合线连接二者，并且封装在一个管壳内。
【附图说明】
[0023]通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其它目的、特征和优点将更为清楚，在附图中:
[0024]图1示出根据本实用新型第一实施例的容性二极管组件的结构示意图；以及
[0025]图2a至2g示出根据本实用新型第二实施例的容性二极管组件的制造方法各个阶段的截面图。
【具体实施方式】
[0026]以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
[0027]应当理解，在描述某个结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将该结构翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。
[0028]此外，在描述半导体材料的导电类型时提及第一导电类型和第二导电类型，其中第一导电类型为P型和N型之一，第二导电类型为P型和N型中的另一个。
[0029]本实用新型可以各种形式呈现，以下将描述其中一些示例。
[0030]图1示出根据本实用新型第一实施例的容性二极管组件的结构示意图。该容性二极管组件包括在半导体衬底上形成的两个反向并联的二极管。
[0031]如图1所示，在P++型半导体衬底101上形成N-型外延层103。外延层103的厚度例如大于2 μπι。Ρ+型隔离区104从外延层103的表面穿过外延层103延伸至半导体衬底101中，从而在外延层103中限定第一二极管的第一有源区和第二二极管的第二有源区。隔离区104将第一有源区和第二有源区彼此隔开。相应地，隔离区104包括围绕第一有源区和第二有源区的周边部分，以及将第一有源区和第二有源区彼此隔开的中间部分。
[0032]Ρ++型掺杂区110位于第一有源区，从外延层103表面延伸至外延层103中。例如，掺杂区110的掺杂浓度为大于1.0X 10lscm 3。N++掺杂区111位于第二有源区，从外延层103表面延伸至外延层103中。例如，掺杂区111的掺杂浓度为大于8.0X 1019cm 3。
[0033]绝缘层120位于外延层103上方。导电通道107穿过绝缘层120和外延层103，进入半导体衬底101中，从而将外延层103和半导体衬底101彼此电连接。互连引线108穿过绝缘层120到达掺杂区110和111的顶部表面，从而将二者彼此电连