高压沟槽结势垒肖特基二极管的制作方法
【专利摘要】本发明涉及一种肖特基二极管，其具有：n+衬底；n外延层；至少两个置入到n外延层中的p参杂沟槽；台面区域，其处于相邻沟槽之间；充当阴极电极的金属层；以及充当阳极电极的另外的金属层。外延层的厚度大于沟槽的深度的四倍。
【专利说明】高压沟槽结势垒肖特基二极管
【技术领域】
[0001]本发明涉及一种肖特基二极管，其适用于高压应用并且此外还具有低正向电压、低漏电流，不具有开关损耗并且具有高鲁棒性。
现有技术
[0002]针对高压应用通常使用高压PN 二极管。这样的高压PN 二极管有利地具有低的漏电流以及闻的鲁棒性。这样的闻压PN 二极管的缺点在于，其具有闻正向电压和闻开关损耗。
[0003]在这样的高压PN 二极管中，电压主要由在这样的二极管中设置的弱掺杂区域来接受。在流动方向上运行的情况下，电子和空穴被注射到弱掺杂区域中。在高电流密度的情况下，高注射在弱掺杂区域中占主导，并且电子和空穴密度高于弱掺杂区域的掺杂浓度。由此提高了弱掺杂区域的传导性。这有利地导致正向电压减小。但是高压PN 二极管的电流在室温下从大约UF = 0.7 V的正向电压起开始流动。在正常运行条件下、例如在大于100A/cm2的电流密度的情况下，正向电压UF上升到大于IV的值。因此联系到相应高的、不期望的损耗功率。由于高压PN 二极管需要厚的弱掺杂区域，因此在流动方向上在弱掺杂区域上的电压降尽管进行了传导性调制仍然是相对大的。
[0004]在流动方向 上运行期间注射到弱掺杂区域中并储存在那里的载流子(电子和空穴)必须在关断时、例如在突然的电流换向时在高压PN 二极管完全能够再次接受截止电压以前首先下降。因此，电流在突然的电流换向时首先在截止方向上再次流动，直到所储存的载流子减少或清除。该过程、即用于减小所储存的载流子的清除电流的大小和持续时间尤其是由弱掺杂区域中所储存的载流子的量来确定。较高的和持续时间较长的清除电流意味着较高的关断损耗。
[0005]肖特基二极管(金属半导体接触或硅化物半导体接触)提供了对开关特性的改善。在肖特基二极管的情况下，在流动运行中不进行高注射并且因此取消了在关断时对少数载流子的清除。肖特基二极管以快速和几乎无损耗的方式进行开关。但是尤其是在高温下，与之相联系的是高漏电流，该高漏电流由于势垒降低效应而具有强烈的电压依赖性。此外，为了高的截止电压再次需要厚的和低掺杂的半导体层，这在高电流的情况下导致不可接受的高正向电压。因此在硅技术中，功率肖特基二极管尽管开关特性良好也仍然不适用于高于大约100V的截止电压。
[0006]从DE 197 40 195 C2中公知一种下面亦称Cool-SBD的肖特基二极管。在这种Cool-SBD的情况下，通过在肖特基接触之下引入经掺杂的、交替布置的P和η型导通的柱体来实现电阻的显著降低。如果柱体宽度被减小，则可以提高柱体掺杂。在此，P和η型柱体的掺杂被选择为使得在施加截止电压的情况下，所有掺杂原子都电离。该原理也被称为超结原理(SJ)。由于在Cool-SBD中在高电流密度的流动运行中进行高注射，因此纯肖特基二极管的理想开关特性未被实现，但是与PN 二极管相比显著改善。但是PN 二极管的小的正向电压在高电流的情况下未被实现。[0007]这样的已知Cool-SBD的示例在图1中示出。该Cool-SBD具有n+衬底10，在该衬底10上布置有厚度为Djpi且掺杂浓度为ND的η外延层20。η外延层20包含刻入的沟槽30 (Trench)，其被填充有掺杂浓度为NA的P掺杂的硅或在上部区域40中被填充P+掺杂的硅。相邻沟槽30之间的η外延层的宽度为Wn，沟槽30的宽度为Wp。掺杂和宽度被选择为使得这些区域在施加完全的截止电压时耗尽(超结原理)。这譬如在NA Wp = ND-Wn = 10口 cm ?时情况如此。在优选地实现为芯片的Cool-SBD的前侧V上，η
掺杂区域20和P+掺杂区域40被连续的金属层50覆盖，该金属层50与η掺杂区域20形成肖特基接触并且与P+掺杂区域40形成欧姆接触。金属层50是Cool-SBD的阳极电极。通过选择相应的金属50，可以调整肖特基二极管50-20的势垒高度。例如，可以作为金属层50使用镍或NiSi。在功能层50之上必要时还可以存在另外的未绘出的金属层，以便使表面例如为可焊接或可接合的。在芯片背侧R上同样存在金属层或金属系60，其与高n+掺杂衬底10形成欧姆接触。通常，该层或层序列适于焊接安装或其他安装。所述层或层序列例如可以由Cr/NiV和Ag的序列制成。金属系60形成Cool-SBD的阴极接线端子。
[0008]可以将前述装置视为肖特基二极管和PN 二极管的并联电路。在此，与η掺杂柱体20的金属接触50形成肖特基二极管。PN结构通过由作为ρ+/ρ/ η+结构的P+区40、ρ区30和衬底10构成的层序列形成。
[0009]在施加截止电压时，P掺杂柱体和η掺杂柱体耗尽。随着宽度Wp和Wn的增加，掺杂可以被提高到至少高达某个极限，该极限从如下情况得出，即空间电荷区在小电压时就已经相撞一提高。这在流动方向上减小了肖特基二极管50-20-10的轨道电阻。因此，正向电压比在简单肖特基二极管的情况下更低，其中简单肖特基二极管在相同截止电压的情况下必然被设计为具有更 低掺杂。附加地，在流动方向上仍有某个电流流经PN 二极管。由此尤其是在高电流密度的情况下进一步减小了正向电压。但是，少数载流子必须在关断时以对于开关时间不利的效应又再次被清除。
【发明内容】
[0010]具有在权利要求1中给定的特征的肖特基二极管适用于高压应用并且有利地具有低正向电压、低漏电流，不具有开关损耗并且具有高鲁棒性。这些优点通过如下方式来实现:根据本发明的肖特基二极管具有:η+衬底；具有一厚度的η外延层；至少两个置入到η外延层中的沟槽，所述沟槽分别具有一宽度和一深度；处于相邻沟槽之间的台面区域，其中所述台面区域分别具有一宽度；处于肖特基二极管背侧的充当阴极电极的金属层；以及处于肖特基二极管前侧的充当阳极电极的金属层，其中针对沟槽的深度和η外延层的厚度有下列关系成立:
K-DK D_epi>
其中Dt是沟槽的深度，D^pi是η外延层的厚度，并且K是因子，针对所述因子有下式成立:
K > 4。
【专利附图】
【附图说明】[0011]本发明的另外的有利特征从下面根据附图的示例性阐述中得出。其中:
图2示出了用于解释根据本发明的肖特基二极管的草图；
图3示出了用于解释根据本发明的肖特基二极管的一个可替代实施方式的草图；
图4示出了解释流动特征曲线的图表；
图5不出了解释电子分布的图表；
图6示出了解释空穴分布的图表；
图7示出了解释储存电荷变化曲线的图表；和
图8示出了用于解释根据本发明的肖特基二极管的另一可替代实施方式的草图。【具体实施方式】
[0012]图2示出了用于解释根据本发明的肖特基二极管的草图。优选以芯片形式实现的该肖特基二极管下面亦称高压沟槽结势垒肖特基二极管或HV-TJBS。
[0013]图2中所示的HV-TJBS具有η.衬底10、η外延层20、刻入η外延层20中的沟槽(Trench) 70、作为阳极 电极处于芯片前侧V的金属层50、以及作为阴极电极处于芯片背侧R的金属层60。沟槽70被用高P掺杂的硅或多晶硅40a填充。金属层50和60也可以由两个或更多个不同的彼此相叠的金属层构成。为清楚起见，这在图2中未绘出。从电学上来看，HV-TJBS是沟槽PN 二极管(作为阳极的P掺杂沟槽70与作为阴极的η外延层20之间的PN结)和肖特基二极管(作为阳极的金属层50与作为阴极的弱掺杂η外延层20之间的肖特基势垒)的组合。η外延层的掺杂尤其是被选择为使得在流动方向上以高电流运行时在η外延层中存在高注射。
[0014]在流动方向上，电流首先仅仅流经肖特基二极管。由于缺少侧向P扩散，电流在流动方向上的有效面积在HV-TJBS的情况下比在没有沟槽结构的常规结势垒肖特基二极管中明显更大。随着电流升高，流动电流也越来越多地流经PN结。
[0015]在截止方向上，空间电荷区随着电压升高而扩张，并且在比HV-TJBS的击穿电压小的电压的情况下在相邻P沟槽70之间的区域中部相碰撞。由此，对高截止电流负责的肖特基效应被屏蔽并且截止电流因此被减小。该屏蔽效应高度依赖于结构参数Dt (沟槽的深度)和Wm (沟槽之间的间距)。本发明的HV-TJBS的屏蔽效果比在没有沟槽结构的常规JBS的情况下有效得多。与Cool-SBD相比，HV-TJBS的屏蔽效果也是明显更强的，因为HV-TJBS具有不连贯的PN结，而不是P区域和η区域的电荷补偿。P区域40a比η区域20显著更高地掺杂。SJ条件不占主导,而是有HA.m ? ND>Wm成立，其中NA是沟槽70中的掺杂浓度，Wt是沟槽70的宽度，ND是η外延层20中的掺杂浓度，并且Wm是两个沟槽70之间的η外延层的览度。
[0016]沟槽的深度Dt被选择为显著小于η外延层20的厚度Djpi。优选地有下式成立: K - Dl < D_epi,其中 K > 4。
[0017]通过该尺寸确定实现了:n外延层20的尽可能大的区域被载流子淹没，或在尽可能大的区域中存在载流子调制(高注射)。
[0018]本发明的HV-TJBS通过其钳位功能提供了高鲁棒性。PN 二极管的击穿电压BV_pn被设计为使得BV_pn低于肖特基二极管的击穿电压BV_Schottky，并且此外在沟槽70的底部发生击穿。在击穿运行中，电流于是仅仅流经PN结。流动运行和击穿运行在不同位置处发生并且因此在几何上是分开的。本发明的HV-TJBS因此具有与高压PN 二极管类似的鲁棒性。
[0019]在可比较的击穿电压、例如650V的情况下，本发明的HV-TJBS和PN 二极管在室温下的截止电流是可比较的并且大于比在Cool-SBD情况下更小的数量级。在高温情况下，HV-TJBS的漏电流由于肖特基接触的漏电流的温度依赖性而明显提高，但是保持为始终比在Cool-SBD的情况下明显更低。
[0020]图3示出了用于解释根据本发明的肖特基二极管的一个可替代实施方式的草图。在该可替代的实施方式中，肖特基二极管同样具有n+衬底10、η外延层20、刻入η外延层20中的沟槽70 (Trench)、以芯片形式实现的肖特基二极管的前侧V处的充当阳极电极的金属层50、以及以芯片形式实现的肖特基二极管的背侧R处的充当阴极电极的金属层60。在该实施方式中，金属层50延伸直至沟槽70的表面中，并且也可以完全填充沟槽70。
[0021]在该实施方式中，肖特基二极管的PN结通过平面扩散实现。为此目的，给沟槽70覆盖作为掺杂材料的硼，并且接着进行平面P扩散，这在图3中用附图标记40b来表示。通过以在沟槽深度例如为2μπι时例如为0.2μπι的侵入深度进行丰富的(fett)和平面的扩散，在该实施方式中，对肖特基效应的屏蔽效果和截止能力与在根据图2所述的肖特基二极管的情况下类似，其中在根据图2所述的肖特基二极管的情况下沟槽被填充P掺杂硅或P掺杂多晶硅。在该可替代的实施方式中，还得到流动方向上的高载流能力和高鲁棒性。
[0022]该实施方式与图2中所示的实施方式相比的优点在于工艺简化，该工艺简化是与充满沟槽相比在覆盖沟槽并接着扩散的情况下得出的。
[0023]图8示出了基于根据图3的实施例的可替代的实施方式。区别在于，金属层50未延伸直至沟槽中，而是在沟槽70中存在由多晶硅制成的高P掺杂层90。
[0024]图4示出了解释流动特征曲线的图表，其中沿着横坐标绘出以伏特为单位的正向电压电压或允通电压VF并且沿着纵坐标绘出了以安培为单位的正向电流或允通电流IF。该流动特征曲线是在25°C室温下使用具有26mm2芯片面积的600V器件的情况下确定的。特征曲线Kl是由硅制成的常规的高压PN 二极管的流动特征曲线。特征曲线K2是硅肖特基二极管(S1-SBD)的流动特征曲线。特征曲线K3是Cool-SBD的流动特征曲线。特征曲线K4是根据本发明的HV-TJBS的流动特征曲线。
[0025]在此，肖特基二极管、Cool-SBD和根据本发明的HV-TJBS的势垒高度分别为
0.72eV。
[0026]如可从这些特征曲线中可看出的那样，HV-TJBS的正向电压在高达大约400A/cm2的电流密度(对于26mm2的芯片面积而言对应于大约100A)的情况下比在PN 二极管情况下更小。这可以归因于电流的大份额流经肖特基[dl]。与具有相同势垒高度的Cool-SBD相t匕，HV-TJBS在大于大约150A/cm2的电流密度的情况下具有优点。这可以归因于在高电流密度的情况下，Cool-SBD中的高注射没有在HV-TJBS中那么强烈。
[0027]图5示出了图解台面区域80中部的电子分布的图表，其中沿着横坐标绘出了以μ m为单位的与芯片前侧相距的间距Y并且沿着纵坐标绘出了每cm3的电子密度ED。这些特征曲线也是在25°C室温下使用具有26mm2芯片面积的600V器件的情况下确定的。特征曲线Kl示出了由硅制成的常规的高压PN 二极管的电子分布。特征曲线K2示出了硅肖特基二极管(S1-SBD)的电子分布。特征曲线K3示出了在Cool-SBD情况下的电子分布。特征曲线K4示出了在根据本发明的HV-TJBS的情况下的电子分布。在此，肖特基二极管、Cool-SBD和根据本发明的HV-TJBS的势垒高度也分别为0.72eV。在HV-TJBS的情况下，所示电子密度是在台面区域的中部确定的。在Cool-SBD的情况下，所示电子密度是在η掺杂区域的中部确定的。
[0028]从图5所示的电子分布的变化曲线中可以看出，在根据本发明的装置的情况下，用电子对η掺杂区域的淹没与Cool_SBD可比较，并且比在由硅制成的高压PN 二极管的情况下显著更小。
[0029]图6示出了图解了空穴分布的图表，其中沿着横坐标绘出了以ym为单位的与芯片前侧相距的间距Y并且沿着纵坐标绘出了每cm3的空穴密度LD。这些特征曲线也是在25°C室温下使用具有26mm2芯片面积的600V器件的情况下确定的。特征曲线Kl示出了由硅制成的常规的高压PN 二极管的空穴分布。特征曲线K2示出了硅肖特基二极管(S1-SBD)的空穴分布。特征曲线K3示出了 Cool-SBD的空穴分布。特征曲线K4示出了根据本发明的HV-TJBS的空穴分布。在此，肖特基二极管、Cool-SBD和根据本发明的HV-TJBS的势垒高度也分别为0.72eV。在HV-TJBS的情况下，所示电子密度是在台面区域的中部确定的。在Cool-SBD的情况下，所示电子密度在η掺杂区域的中部确定。
[0030]从图6中所示的空穴分布的变化曲线中可以看出，在根据本发明的装置的情况下，用空穴对η掺杂区域的淹没可与Cool_SBD比较，并且比在由硅制成的高压PN 二极管的情况下显著更小。在根据本发明的装置的情况下，在关断时必然被清除的所储存的电荷比在高压PN 二极管的情况下显著更小。
[0031]图7示出了解释储存电荷特征曲线的图表，其中沿着横坐标绘出以秒为单位的时间t并且沿着纵坐标绘出了以安培为单位的阴极电流IK。该储存电荷变化曲线是在25°C室温下使用具有26mm2芯片面积的600V器件的情况下确定的，其中此外针对300V的截止电压VR以作为参数的电流改变dl/dt=4.4kA/ μ s来进行对IOOA的流动电流IF的关断。特征曲线Kl示出了在由硅制成的常规的高压PN 二极管的情况下的储存电荷变化曲线。特征曲线Κ2示出了在硅肖特基二极管(S1-SBD)的情况下的储存电荷变化曲线。特征曲线Κ3示出了在Cool-SBD情况下的储存电荷变化曲线。特征曲线Κ4示出了在根据本发明的HV-TJBS的情况下的储存电荷变化曲线。肖特基二极管、Cool-SBD和根据本发明的HV-TJBS的势垒高度分别为0.72eV。
[0032]从图7中所示的储存电荷变化曲线中尤其是可以看出，根据本发明的HV-TJBS的开关特性尽管与Cool-SBD的开关特性相比是稍微不利的，但是比由硅制成的常规的高压PN 二极管的开关特性显著更佳。
[0033]本发明不论如何提供了一种高压沟槽结势垒肖特基二极管，该高压沟槽结势垒肖特基二极管是沟槽PN 二极管与常规的肖特基二极管的特殊组合。PN 二极管的击穿电压被设计为使得其低于肖特基二极管的击穿电压。根据本发明的HV-TJBS具有流动方向上的高载流能力，具有对截止方向上的肖特基效应的有效屏蔽效果，并且因此具有低漏电流以及由于沟槽PN 二极管的钳位功能而具有高鲁棒性。
[0034]根据本发明的HV-TJBS与高压PN 二极管相比的优点在于:直到高电流密度的较低正向电压，这是因为将肖特基接触的合适势垒高度与高电流密度时的高注射相组合地使用；以及显著更小的开关损耗功率，因为在流动运行中，少的载流子通过肖特基接触被注射到弱掺杂区域中并且储存在那里。
[0035]根据本发明的HV-TJBS与高压肖特基二极管相比的优点在于:在高电流密度时显著更低的正向电压，因为通过高注射大大提高了弱掺杂区域的传导性；显著更低的漏电流，这是因为借助于沟槽PN结构对肖特基效应的屏蔽；以及由于沟槽PN 二极管的钳位效应而明显更高的鲁棒性。
[0036]根据本发明的HV-TJBS与Cool-SBD相比的优点在于:由于较强的高注射而在高电流密度时较低的正向电压；以及由于对肖特基效应的显著更有效的屏蔽而更低的漏电流。
[0037]可替代于根据图2和图3所述的实施方式，根据本发明的肖特基二极管也可以通过如下方式来实现:根据本发明的肖特基二极管的所有上述半导体层都具有分别相反的传导类型，并且阳极接线端子和阴极接线端子的标记可以互换。
[0038]在上面根据图3或图8所述的实施方式中，也可以使用其他P掺杂材料。
[0039]上面根据图3或图8所述的覆盖优选地通过气相覆盖或注入来进行。
[0040]在所有前面所说明的实施方式中，沟槽的大约2 μ m的深度对于600V HV-TJBS是足够的。
[0041]在上面根据图2所述的实施方式中，沟槽可以完全或仅仅部分地被填充P掺杂硅或P掺杂多晶硅。
[0042]上述金属层50和60可以分别由一个、两个或更多个彼此相叠的金属层构成。上述沟槽可以以条带布置或者作为岛来布置。这些岛可以被构造为圆形、六边形等等。
[0043]根据本发明的肖特基二极管可以一如上所述一具有大于100V的击穿电压。该击穿电压甚至可以大于600V。
[0044]根据本发明的肖特基二极管可以具有可焊接的前侧金属化部和背侧金属化部。
[0045]根据本发明的肖特基二极管优选地布置在压入二极管壳体中并且例如可以是机动车辆发电机的整流器的组成部分。
【权利要求】
1.一种肖特基二极管，具有: 一 n+ 衬底(10), -η外延层(20)，其具有厚度(D_^i)， 一至少两个置入到η外延层(20)中的沟槽(70)，所述沟槽(70)分别具有宽度(Wt)和深度(Dt)， 一台面区域(80)，其处于相邻的沟槽(70)之间，其中所述台面区域(80)分别具有宽度(Wm)， 一处于所述肖特基二极管的背侧(R)的充当阴极电极的金属层(60)，以及 一处于所述肖特基二极管的前侧(V)的充当阳极电极的金属层(50)， 其特征在于，针对沟槽(70)的深度(Dt)和η外延层(20)的厚度(D_epi)有下列关系成立:
K > Dt< D_epi,其中
K > 4。
2.根据权利要求1所述的肖特基二极管，其特征在于，针对沟槽(70)的深度(Dt)与台面区域(80)的宽度(Wm)的比例有如下关系成立:
DtZWm >2。
3.根据权利要求1或2所述的肖特基二极管，其特征在于，设置在前侧(V)的金属层(50)与沟槽(70)形成欧姆接触并且与η外延层(20)形成肖特基接触。
4.根据权利要求3所述的肖特基二极管，其特征在于，P区域(40a)与η外延层(20)之间的PN结的击穿电压分别小于金属层(50)与η外延层(20)之间的肖特基接触的击穿电压。
5.根据前述权利要求之一所述的肖特基二极管，其特征在于，所述肖特基二极管能够以击穿运行。
6.根据前述权利要求之一所述的肖特基二极管，其特征在于，沟槽(70)被填充高P掺杂硅或高P掺杂多晶硅。
7.根据前述权利要求之一所述的肖特基二极管，其特征在于，沟槽(70)被填充高掺杂多晶硅，并且设置在前侧(V)的金属层(50)接触多晶硅层。
8.根据权利要求1- 5之一所述的肖特基二极管，其特征在于，在沟槽(70)中含有硼作为掺杂材料。
9.根据权利要求8所述的肖特基二极管，其特征在于，设置在前侧(V)的金属层(50)填充沟槽(70)。
10.根据前述权利要求之一所述的肖特基二极管，其特征在于，所述肖特基二极管具有大于100V的击穿电压。
11.根据前述权利要求之一所述的肖特基二极管，其特征在于，所述肖特基二极管的所有层具有分别相反的传导类型并且阳极电极和阴极电极的标记被互换。
【文档编号】H01L29/872GK103959479SQ201280059059
【公开日】2014年7月30日 申请日期:2012年11月12日 优先权日:2011年12月1日
【发明者】N.屈, A.格拉赫 申请人:罗伯特·博世有限公司