双向对称esd保护器件及其制造方法
【技术领域】
[0001]本发明涉及ESD保护器件，尤其涉及一种深槽工艺的双向对称ESD保护器件及其制造方法。
【背景技术】
[0002]目前市场上双向保护的ESD器件较多，但两个方向的性能基本都不是对称的。主要原因在于，目前的双向保护ESD器件大多都采用图1所示的NPN型的三极管结构来实现。该三极管包括:N+衬底10、N-外延层11、P+阱区12、N+发射区13、介质层14和电极15。其中，N-外延层11位于N+衬底10上，P+阱区12形成在N-外延层11内，N+发射区13形成在P+阱区12内，介质层14内形成有接触孔，电极15位于该接触孔内并且和N+发射区13电接触。N+衬底10作为三极管的集电极C，N+发射区13和电极15作为三极管的发射极E。
[0003]对于图1所示的三极管，N-外延层11的掺杂浓度远低于N+发射区13的掺杂浓度，从而导致集电极C至发射极E以及发射极E至集电极C这两个方向的电压VCE、Ve。相差较多，很难将电压调整到对称。在应用时，一般只是将两个方向的电压分别调整至能够工作即可。
[0004]另外，参考图2，目前对称的ESD保护器件通常都是由两颗特性相同的单向ESD保护器件100合封而成。这样的结构不仅导致芯片面积大、成本高，而且不适合小型的封装体。
[0005]因此，需要一种能够实现双向对称性能，且面积较小的单芯片保护器件。
【发明内容】
[0006]本发明要解决的问题是提供一种双向对称ESD保护器件及其制造方法，能够使三极管中的集电极至发射极电压和发射极至集电极电压基本对称。
[0007]为解决上述技术问题，本发明提供了一种双向对称ESD保护器件，包括:
[0008]第一掺杂类型的半导体衬底，所述半导体衬底作为集电区；
[0009]第二掺杂类型的埋层，位于所述半导体衬底的正面，所述第二掺杂类型与第一掺杂类型相反；
[0010]第二掺杂类型的外延层，覆盖在所述埋层的正面上；
[0011]第一掺杂类型的发射区，位于所述外延层的正面。
[0012]根据本发明的一个实施例，所述发射区的掺杂浓度与所述集电区的掺杂浓度一致。
[0013]根据本发明的一个实施例，所述集电区至发射区的电压与所述发射区至集电区的电压一致。
[0014]根据本发明的一个实施例，所述双向对称ESD保护器件还包括:深槽，形成于所述发射区的部分区域内，所述深槽从所述发射区的正面向下延伸且至少穿透所述外延层，所述深槽内填充有第一介质层。
[0015]根据本发明的一个实施例，所述深槽的宽度为1.5 μπι?3.0 μm，所述深槽的深度为 5.0 μ m ?8.0 μ m0
[0016]根据本发明的一个实施例，所述深槽贯穿所述发射区、外延层、埋层并延伸至所述半导体衬底内。
[0017]根据本发明的一个实施例，所述双向对称ESD保护器件还包括:第二介质层，覆盖所述发射区的正面，所述第二介质层中形成有接触孔，所述接触孔内填充有发射区电极，所述发射区电极与所述发射区电接触。
[0018]根据本发明的一个实施例，所述外延层的厚度为4.0 μπι?10.00 μm，电阻率为2.0 Ω.cm-4.0 Ω.cm。
[0019]为解决上述技术问题，本发明还提供了一种双向对称ESD保护器件的制造方法，包括:
[0020]提供第一掺杂类型的半导体衬底，所述半导体衬底作为集电区；
[0021]在所述半导体衬底的正面形成第二掺杂类型的埋层，所述第二掺杂类型与第一掺杂类型相反；
[0022]在所述埋层的正面形成第二掺杂类型的外延层，所述外延层覆盖所述埋层；
[0023]在所述外延层的正面形成第一掺杂类型的发射区。
[0024]根据本发明的一个实施例，所述发射区的掺杂浓度与所述集电区的掺杂浓度一致。
[0025]根据本发明的一个实施例，所述集电区至发射区的电压与所述发射区至集电区的电压一致。
[0026]根据本发明的一个实施例，所述方法还包括:
[0027]对所述发射区的部分区域进行刻蚀以形成深槽，通过刻蚀使得所述深槽从所述发射区的正面向下延伸且至少穿透所述外延层；
[0028]在所述深槽中填充第一介质层。
[0029]根据本发明的一个实施例，所述深槽的宽度为1.5 μπι?3.0 μπι，所述深槽的深度为 5.0 μ m ?8.0 μ m0
[0030]根据本发明的一个实施例，所述深槽贯穿所述发射区、外延层、埋层并延伸至所述半导体衬底内。
[0031]根据本发明的一个实施例，所述方法还包括:
[0032]形成第二介质层，所述第二介质层覆盖所述发射区的正面；
[0033]对所述第二介质层进行刻蚀，以在所述第二介质层中形成接触孔；
[0034]在所述接触孔中填充发射区电极，所述发射区电极与所述发射区电接触。
[0035]根据本发明的一个实施例，所述外延层的厚度为4.0 μπι?10.00 μπι,电阻率为2.0 Ω.cm-4.0 Ω.cm。
[0036]根据本发明的一个实施例，采用离子注入的方式形成所述埋层，注入杂质为硼，离子注入的剂量为4E15/cm2?8E15/cm2。
[0037]根据本发明的一个实施例，采用离子注入的方式形成所述埋层后，对所述埋层进行退火，退火温度为1100°C -1200°c，退火时间为1.0h-3.0h。
[0038]根据本发明的一个实施例，采用离子注入的方式形成所述发射区，注入杂质为磷，离子注入的剂量为4E15/cm2?8E15/cm2。
[0039]根据本发明的一个实施例，采用离子注入的方式形成所述发射区后，对所述发射区进行退火，退火温度为900°C -1OOO0C，退火时间为0.5h-2.0h。
[0040]与现有技术相比，本发明具有以下优点:
[0041]本发明实施例的双向对称ESD保护器件包括第一掺杂类型的半导体衬底、第二掺杂类型的埋层、第二掺杂类型的外延层和第一掺杂类型的发射区，其中作为集电区的半导体衬底的掺杂浓度可以和发射区的掺杂浓度一致，从而使得形成的三极管的Vk基本一致，形成双向对称的ESD保护器件。
[0042]采用本发明实施例的制造方法，可以形成双向对称的ESD保护器件，其中Vce和V EC最低能同时低至5.0V，在确保器件电容小于7pF的前提下，双向ESD能力都可以大于30kV，双向峰值电流都大于10A，从而可以适用于手机、笔记本电脑接口等设备的双向保护。
[0043]此外，本发明实施例的双向对称ESD保护器件还具有深槽，该深槽形成于发射区的部分区域内，而且从发射区的正面向下延伸到至少穿透外延层，深槽内填充有第一介质层。深槽和第一介质层能够提供电隔离，有利于进一步改善双向对称ESD保护器件的性能
【附图说明】
[0044]图1是现有技术中一种双向ESD保护器件的剖面结构示意图；
[0045]图2是现有技术中另一种双向ESD保护器件的电路结构示意图；
[0046]图3是根据本发明实施例的双向对称ESD保护器件的制造方法的流程示意图；
[0047]图4至图11是根据本发明实施例的双向对称ESD保护器件的制造方法中各个步骤对应的器件剖面结构示意图。
【具体实施方式】
[0048]下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
[0049]参考图3，本发明实施例的双向对称ESD保护器件的制造方法可以包括如下步骤:
[0050]步骤S21，提供第一掺杂类型的半导体衬底，所述半导体衬底作为集电区；
[0051]步骤S22，在所述半导体衬底的正面形成第二掺杂类型的埋层，所述第二掺杂类型与第一掺杂类型相反；
[0052]步骤S23，在所述埋层的正面形成第二掺杂类型的外延层，所述外延层覆盖所述埋层；
[0053]步骤S24，在所述外延层的正面形成第一掺杂类型的发射区。
[0054]其中，第一掺杂类型和第二掺杂类型相反，其中一个是P型掺杂，另一个是N型掺杂。本实施例中，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。本领域技术人员应当理解，在另一不同的实施例中，第一掺杂类型可以是P型掺杂，而第二掺杂类型可以是N型掺杂。
[0055]下面结合图4至图11进行详细说明。
[0056]参考图4，提供N+(即，N型重掺杂的)半导体衬底20，该半导体衬底20可以是半导体加工工艺中各种常规的衬底类型，例如硅衬底。该半导体衬底20的电阻率例如可以是0.005 Ω.cm ^ P ^ 0.02 Ω.cm。半导体衬底20作为三极管的集电区，对于本实施例而言，作为NPN三极管的集电区。
[0057]参考图5，在半导体衬底20的正面掺杂P型杂质，以形成P+(即，P型重掺杂的)埋层21。掺杂元素、掺杂方式和掺杂量由EDS器件的电压要求确定。对于本实施例的5V电压要求的器件而言，掺杂杂质可以是硼，掺杂方式是离子注入，离子注入剂量为4E15/cm2?8E15/cm2。
[0058]在形成埋层21后，可以对埋层21进行退火。退火温度优选为1100°C _1200°C，退火时间优选为1.0h-3.0h。
[0059]参考图6，在埋层21上形成P_( S卩，P型轻掺杂的)外延层22。外延层22的形成方法例如可以是化学气相沉积(CVD)。外延层22的厚度优选为4.0-10.0ym,电阻率优选为 2.0-4.0 Ω.cm。