专利名称：通过使用组合外延生长减少变化的制作方法
技术领域：
本发明涉及一种通过使用组合外延生长减少变化的方案。
背景技术：
为了增强金属氧化物半导体(MOS)器件的性能，可以在MOS器件的沟道区域中引入应カ以提高载流子迁移率。通常，期望在源扱-漏极(源极至漏扱)方向上在n型MOS (“NM0S”)器件的沟道区域中引入张应力，并且在源极-漏极方向上在p型MOS (“PM0S”) 器件的沟道区域中引入压缩应力。用于向PMOS器件的沟道区域施加压缩应力的通用方法为在源极和漏极区域中生长SiGe应激物。这种方法通常包括以下步骤在硅衬底上形成栅极堆叠件；在栅极堆叠件的侧壁上形成隔离物；在硅衬底中以及与栅极隔离物相邻形成凹槽；以及在凹槽中外延地生长SiGe应激物。然后，执行退火。由于SiGe比硅具有更大的晶格常数(latticeconstant)，所以其在退火之后延伸并向对应MOS器件的位于源极SiGe应激物与漏极SiGe应激物之间的沟道区域施加压缩应力。芯片可以具有不同的区域，它们具有不同的图样密度。由于图样加载效应，不同区域中SiGe应激物的生长可具有不同的速率。例如，图1(现有技木)示出了针对逻辑器件区域300和静态随机存取存储器(SRAM)区域400中的PMOS器件的SiGe区域的形成。由于SRAM区域400中PMOS器件的图样密度通常大于逻辑区域300中PMOS器件的图样密度，并且SiGe区域410的尺寸通常小于SiGe区域310的尺寸，所以SiGe区域410比SiGe区域310生长得快。结果，作为衬底320顶面上方的SiGe区域410的部分高度的高度H2会明显大于SiGe区域310的高度H1。例如，即使SiGe区域310和410同时形成，高度H2可以大约为20nm，而高度Hl可以仅为大约5nm。通过较大的高度H2和较小的水平尺寸，SiGe区域410可以具有棱锥顶部，顶部的斜面在(111)平面上。这对于随后的处理步骤(诸如源极和漏极硅化物区域的形成)产生了巨大的问题。
发明内容
为了解决上述问题，根据本发明的ー个方面，提供了ー种方法，包括执行选择外延生长以形成与半导体衬底的表面相邻的外延区域，其中，执行选择外延生长的步骤包括利用在第一生长阶段中使用的エ艺气体的第一 E/G比率执行第一生长阶段；以及利用在第二生长阶段中使用的エ艺气体的第二 E/G比率执行第二生长阶段，其中，第一 E/G比率小于均匀生长E/G比率，并且第二 E/G比率大于均匀生长E/G比率。该方法还包括在半导体衬底之上形成栅极堆叠件；以及在半导体衬底中以及与栅极堆叠件相邻地形成凹槽，其中，外延区域包括凹槽中的至少一部分。
该方法还包括在执行选择外延生长之前，通过用于蚀刻的エ艺气体对凹槽执行步骤,エ艺气体包括蚀刻气体和生长气体中的至少ー种。其中，在第一生长阶段之后执行第二生长阶段。该方法还包括在第一生长阶段和第二生长阶段中的至少ー个之后执行选择蚀刻阶段。其中，在选择蚀刻阶段期间，通过选择外延生长形成的最大外延半导体区域和最小外延半导体区域均被蚀刻。其中，通过执行选择外延生长的步骤形成彼此隔离的多个外延半导体区域，其中， 在用于生长的エ艺气体具有均匀生长E/G比率的生长期间，多个外延半导体区域中的最大外延半导体区域与多个外延半导体区域中的最小外延半导体区域具有基本相同的生长速率。该方法还包括在执行第一生长阶段的步骤之前，利用大于均匀生长E/G比率的、用于第三生长阶段的エ艺气体的第三E/G比率执行第三生长阶段。其中，用于选择外延生长的エ艺气体选自基本由GeH4、HC1、ニ氯硅烷(DCS)以及其组合组成的组，以及其中，使用以下等式计算第一 E/G比率、第二 E/G比率和均匀生长E/G比率E/G 比率=FR HC1/(FR DCS+100XFR GeH4)其中，FRHC1、FR DCS 和 FR GeH4 分别为 HCl、DCS 和 GeH4 的流速。其中，均匀生长E/G比率等于约0. 6。根据本发明的另一方面，提供了ー种方法，包括执行选择外延生长，以在晶圆的半导体衬底的表面处生长半导体材料，其中，半导体材料形成第一外延区域和大于第一外延区域并与第一外延区域隔离的第二外延区域，以及其中，执行选择外延生长的步骤包括执行第一生长阶段，其中，在第一生长阶段中，第一外延区域中半导体材料的第一生长速率大于第二外延区域中半导体材料的第二生长速率；以及执行第二生长阶段，其中，在第二生长阶段中，第一外延区域中半导体材料的第三生长速率小于第二外延区域中半导体材料的第四生长速率。该方法还包括在晶圆中的半导体衬底之上形成第一栅极堆叠件和第二栅极堆叠件；以及在半导体衬底中以及与第一栅极堆叠件和第二栅极堆叠件相邻地分别形成第一凹槽和第二凹槽，其中，第一外延区域具有第一凹槽中的至少一部分，以及第二外延区域具有第二凹槽中的至少一部分。其中，第一外延区域是晶圆中的最大外延区域，而第二外延区域是晶圆中的最小外延区域。其中，在第一生长阶段期间，使用第一 E/G比率，而在第二生长阶段期间，使用第ニ E/G比率，其中，第一 E/G比率大于均匀生长生长-蚀刻(E/G)比率，而第二 E/G比率小于均匀生长E/G比率，以及其中，第一外延区域和第二外延区域在均匀生长E/G比率处具有相同的生长速率。其中，半导体材料为SiGe，以及其中，第一 E/G比率小于0. 6，而第二 E/G比率大于0. 6。其中，第一 E/G比率进ー步大于约0. 1，而第二 E/G比率进ー步小于约1.2。
其中，选择外延生长还包括选择蚀刻阶段，以及其中，在选择蚀刻阶段期间，从第一外延区域和第二外延区域中蚀刻掉半导体材料。根据本发明的再一方面，还提供了ー种方法，包括在晶圆的半导体衬底之上形成栅极堆叠件；在半导体衬底中以及与栅极堆叠件相邻地形成凹槽；以及执行选择外延生长，以使用包括GeH4、HC1、ニ氯硅烷(DCS)的エ艺气体在凹槽中生长硅锗(SiGe)，其中，执行选择外延生长的步骤包括利用在第一生长/蚀刻阶段中使用的エ艺气体的第一生长-蚀刻(E/G)比率执行第一生长/蚀刻阶段；以及利用不同于第一 E/G比率的、在第二生长/蚀刻阶段中使用的エ艺气体的第二 E/G比率执行第二生长/蚀刻阶段，其中，使用以下等式计算第一 E/G比率和第二 E/G比率E/G 比率=FR HC1/(FR DCS+100XFR GeH4)其中，FR HC1、FR DCS和FR GeH4分别为HCUDCS和GeH4的流速，以及其中，第一 E/G比率小于0. 6，而第二 E/G比率大于0. 6。 其中，在第一生长/蚀刻阶段和第二生长/蚀刻阶段中，在凹槽中生长SiGe。其中，在第一生长/蚀刻阶段中，在凹槽中生长SiGe，而在第二生长/蚀刻阶段中，从凹槽中蚀刻SiGe。其中，第二 E/G比率大于约1.5。该方法还包括在执行第一生长/蚀刻阶段和第二生长/蚀刻阶段的步骤之前，对凹槽执行蚀刻，其中，蚀刻的E/G比率大于约I. 5。根据本发明的另一方面，提供了ー种方法，包括在晶圆中的半导体衬底之上形成第一栅极堆叠件和第二栅极堆叠件；在半导体衬底中以及与第一栅极堆叠件和第二栅极堆叠件相邻地分别形成第一凹槽和第二凹槽，其中，第一凹槽的面积大于第二凹槽的面积；以及执行选择外延生长，以在第一凹槽和第二凹槽中生长半导体材料，其中，执行选择外延生长的步骤包括执行第一生长阶段，其中，在第一生长阶段中，执行选择生长以在第一凹槽中生长第一半导体材料，以及同时在第二凹槽中执行选择蚀刻；和在第一生长阶段之后，执行第二生长阶段，以在第一凹槽和第二凹槽中同时生长第二半导体材料，其中，在第二生长阶段中，第一凹槽中半导体材料的第一生长速率小于第二凹槽中半导体材料的第二生长速率。其中，第一凹槽是晶圆中的最大凹槽，而第二凹槽是晶圆中的最小凹槽。其中，在第一生长阶段期间，使用第一 E/G比率，而在第二阶段期间，使用第二 E/G比率，其中，第一E/G比率大于均匀生长生长-蚀刻(E/G)比率，而第二E/G比率小于均匀生长E/G比率，以及其中，第一凹槽和第二凹槽在均匀生长E/G比率处具有相同的生长速率。其中，第一半导体材料不同于第二半导体材料。根据本发明的再一方面，还提供了ー种方法，包括在半导体衬底中形成凹槽；执行蚀刻以扩展凹槽，其中，蚀刻的E/G比率大于约
I.5 ;以及在蚀刻的步骤之后，在凹槽中外延地生长半导体区域。
为了更加完整地理解本发明及其优点，现在结合附图进行以下描述，其中图I示出了包括PMOS器件的传统集成结构的形成过程的中间阶段的截面图，其中，不同器件区域中的SiGe应激物由于图样加载效应而具有不同的高度；图2至图5A、图7A至图7F以及图10和图11是根据各个实施例的集成结构制造过程中的中间阶段的截面图；图5B示出了器件区域和形成在器件区域中的凹槽的顶视图；图6A示出了作为E/G比率函数的外延区域的生长速率；图6B示意性示出了作为清除 (erase)-生长(E/G)比率函数的外延区域的生长速率，其中，示出了图5B所示器件区域100和200中的生长速率；图8A至图8D示出了各个生长/蚀刻极端中的示例性E/G比率；以及图9A至图9C示出了各个区域中的标准化生长速率。
具体实施例方式以下详细讨论公开实施例的制造和使用。然而，应该理解，实施例提供了许多可在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本公开的范围。提供了用于形成具有受应カ的沟道区域的金属氧化物半导体(MOS)器件的新方法。示出了制造实施例的中间阶段。在所有各个示图和所示实施例中，类似的參考标号用于表示类似的元件。图2示出了衬底2，其可以为晶圆I的一部分，晶圆I包括器件区域100中的第一部分和器件区域200中的第二部分。在一实施例中，器件区域100是逻辑器件区域，例如，其可以为核心电路区域、输入/输出(I/O)电路区域等，而器件区域200为存储电路区域，其包括诸如静态随机存取存储器(SRAM)単元的存储单元。因此，在示例性实施例中，器件区域200可以为SRAM区域。在可选实施例中，器件区域100是与器件区域200相比具有较低器件(诸如晶体管)密度的区域。器件区域100中的有源区域101的尺寸可以大于器件区域200中的有源区域201的尺寸(请參照图5B)。形成浅沟槽隔离(STI) 4来隔离器件区域100和200。衬底2可包括诸如硅的块状半导体材料，或者具有诸如绝缘体上硅(SOI)结构的复合结构。包括栅极电介质104和栅电极106的栅极堆叠件102形成在器件区域100中以及衬底2之上。包括栅极电介质204和栅电极206的栅极堆叠件202形成在器件区域200中以及衬底2之上。栅极电介质104和204可以包括硅氧化物或高k材料(例如，具有大于约7的高k值)。栅电极106和206可包括通用的导电材料,诸如掺杂多晶娃、金属、金属硅化物、金属氮化物以及它们的组合。此外，在器件区域100和器件区域200中形成伪栅极堆叠件502。伪栅极堆叠件502包括伪栅极电介质504和伪栅电极506，其中，伪栅电极506可以为电浮置。參照图3，例如，通过注入p型杂质来形成轻微掺杂漏极/源极(LDD)区域110和210。栅极堆叠件102和202用作掩模，使得LDD区域110和210的内边缘基本上分别与栅极堆叠件102和202的边缘对准。參照图4，形成栅极隔离物116和216以及伪栅极隔离物516。在一个实施例中，栅极隔离物116、216和516的每ー个都包括衬垫氧化物层和衬垫氧化物层之上的氮化物层。在可选实施例中，栅极隔离物116、216和516的姆ー个都可以包括ー层或多层(姆ー个都包括氧化物、氮化硅、氮氧化硅(SiON)和/或其他电介质材料)并且可以使用通用技术(诸如等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、低于大气压的化学气相沉积(SACVD)等)来形成。栅极隔离物116、216和516的形成可以包括覆盖形成栅极隔离物层，然后执行蚀刻步骤来去除栅极隔离物层的水平部分，使得栅极隔离物层的剩余垂直部分形成栅极隔离物116、216和516。參照图5A，通过各向同性或各向异性地蚀刻衬底2来形成凹槽118和218。凹槽118和218的深度D可以在大约500 A和大约1000人之间，尽管还可以使用不同的深度D。然而，本领域的技术人员将意识到 ，说明书中引用的尺寸仅仅是实例，并且如果使用不同的形成技术则会发生变化。在一个实施例中，在截面图中，除了底部是平坦的之外，凹槽118具有矛状。在随后的エ艺步骤中，通过选择外延生长(SEG)在凹槽118和218中外延地生长诸如硅锗(SiGe)的半导体材料。半导体材料可以具有比硅衬底2大的晶格常数。在进行外延生长的同时，可以掺杂或者不掺杂期望的杂质。在退火之后，SiGe将试图恢复其晶格常数，因此对所得到的PMOS器件的沟道区域引入压缩应力。在整个说明书中，SiGe外延区域被可选地称为SiGe应激物。用于生长SiGe的前体可以包括诸如锗烷(GeH4,其提供锗)、ニ氯硅烷(DCS，其提供硅)等的生长气体。硅前体可包括SiH4、SixHyClz等。此外，可以添加包含硅源的碳(诸如甲基甲硅烷(SiCH3)或SiCxH4J和/或包含锗烷源的碳(诸如GeCH3或GeCxH4J。引入从HC1、HF、C12和它们的组合中选择的蚀刻气体，用于去除在诸如栅极隔离物116和216以及STI区域4的电介质材料上生成的不期望的SiGe部分。可选地，蚀刻气体包括选自基本上由CxFyHz、CxClyHz、SixFyHz,SixClyHz组成的组中的气体，其中，值x、y和z表示对应元素的比例。在可选实施例中，代替形成SiGe膜/区域，外延膜可以为掺杂有磷或硼的硅膜/区域(Si :B/Si: P)，其中，将B2H6和PH3掺杂气体用作前体。蚀刻气体还具有减小图样加载效应的效应。因此，在外延生长期间，生长和蚀刻共存。在实施例的不同外延阶段，生长速率可以大于或小于蚀刻速率，因此，对应的净效应可以为生长或蚀刻。在示例性实施例中，使用室内的低压化学气相沉积(LPCVD)来执行选择外延，其中，气体的总压カ可以为大约Itorr (托)和大约200torr之间，或者在大约3torr和50torr之间，并且温度可以在大约400°C和大约800°C之间。为了确定用于生长SiGe的最佳条件，深蚀刻(etch back)与生长的比率(也被称为蚀刻-生长比率或E/G比率)可用于定义エ艺条件。E/G比率是深蚀刻气体(诸如HCl)的部分压カ与生长气体(诸如GeH4和DCS)的加权部分压カ的比率。在使用GeH4、HCl和DCS的示例性实施例中，E/G比率可以表示为E/G 比率=Phcノ (PDCS+100XPGeH4)(等式 I)Phc1、Pdcs和Pmi4分别为HCl、DCS和GeH4的部分压力。值“100”表示GeH4的估计权重。需要通过实验来找到GeH4的精确估计权重。可观察到，GeH4比DCS具有更大的生长效应。换句话说，为了増加生长速率，引入更多的GeH4比引入更多的DCS更加有效。因此，权重100表示GeH4相比DCS更加显著的效应，尽管实际的权重还可以稍微不同。可选地，E/G比率可以使用エ艺气体的流速来表示E/G 比率=FR HC1/ (FR DCS+100XFR GeH4)(等式 2)FR HC1、FR DCS 和 FR GeH4 分别为 HC1、DCS 和 GeH4 的流速。值 “ 100” 同样表示 GeH4的估计权重。需要通过实验来找到GeH4的精确估计权重。在HCl、DCS和GeH4的恒定温度和恒定总体积的条件下，等式I和2等效。可选地，如果HCl、DCS和GeH4的温度和总体积恒定，则使用等式I表示的E/G比率通过简单地改变将符号“P”变为符号“FR” (或者将符号“FR”变为符号“P”)而变为使用等式2表示的E/G比率(或者从使用等式2表示的E/G比率转变)。然而，如果温度和/或总体积不恒定，则使用等式I表示的E/G比率不能够通过简单地改变将符号“P”变为符号“FR”(或者将符号“FR”变为符号“P”)而变为使用等式2表示的E/G比率(或者从使用等式2表示的E/G比率转变)，并且可能需要进ー步的修改，诸如GeH4的估计权重的修改。此外，如果温度和/或总体积不恒定，则使用等式I计算的E/G比率与使用等式2计算的E/G比率会稍微不同。图5B示出了器件区域100和200的顶视图。此外，还示出了区域300。可以从图5B中的平面交叉线5A-5A得到图5A所示结构的截面图。在一个实施例中，图5A中凹槽118表示其中将生长SiGe的晶圆中的最大凹槽，而凹槽218表示其中将生长SiGe的相同晶圆中的最小凹槽，尽管凹槽118和218可以表示具有其他尺寸的任何凹槽。在示例性实施例中，如图5B所示，器件区域100中的凹槽118具有大约等于5. Oiim的长度LI和大约等于
0.05 um的宽度Wl。器件区域200中的凹槽218具有大约等于0. 05 y m的长度L2和大约等于0.05iim的宽度W2。凹槽318具有凹槽118和218的尺寸之间的尺寸。在一个实例中，器件区域300中的凹槽318具有大约等于I. Oiim的长度L3和大约等于0. 05iim的宽度W3。期望如果形成在凹槽118和218中的SiGe区域具有基本相同的厚度，则形成在凹槽318中的SiGe区域还具有与形成在凹槽118和218中的SiGe区域相同的厚度。图6A示出了作为E/G比率的函数的外延区域的生长速率，其中，图6A中的生长速率反映器件区域200中SiGe的生长。应该理解，当生长速率具有负值吋，生长等效于蚀刻。观察到，当E/G比率增加时，外延エ艺进入阶段A、B、C1、C2、D和E。由于这些阶段中的ー些具有净生长效应且这些阶段中的ー些具有净蚀刻效应，所以阶段A、B、Cl、C2、D和E也被称为生长/蚀刻阶段。在图6B中示出了在不同阶段之间确定划分点Q、R、S、T和U的细节。阶段A是具有高生长速率的快速外延区域。然而，利用对应生长形成的所得SiGe的缺陷率在阶段A中也比较高。当E/G比率增加以使外延エ艺进入到阶段B时，生长速率仍然较高，并且与阶段A相比，对应生长SiGe的缺陷率降低。因此，可以使用阶段B，而在实施例中不将阶段A用于生长SiGe。阶段A和B的划分点为点Q，该点的生长速率最大。在阶段Cl中，可以实现平衡生长，其中，由于蚀刻气体的増加(因此较高的E/G比率)，尽管净效应仍然是生长，但是蚀刻效应也增加。由于相对较高的蚀刻效应，生长SiGe的质量也较闻。阶段C2是平衡的蚀刻阶段，其中，由于蚀刻气体的进ー步增加，蚀刻效应超过生长效应，因此，净效应为选择蚀刻。阶段D也是生长和蚀刻效应同时存在的选择蚀刻阶段，并且蚀刻效应与阶段C2相比进ー步增加。在阶段C2和D中，发生自固定(self-pinning)效应，这意味着在这些生长/蚀刻阶段，生长SiGe区域的表面具有被固定至诸如(001)平面的稳定晶体表面平面的趋势。因此，异常生长可以被蚀刻掉，并且生长较快的SiGe区域将比生长较慢的区域蚀刻得更多。由此，可以改善遍及晶圆I的SiGe区域中的厚度均匀性。在阶段E中，如果有的话，生长效应可以被忽略，因此，阶段E是纯蚀刻阶段或基本、上为纯蚀刻阶段。可以在还原大气(例如，使用99%的氢气(H2))中使用原位纯干蚀刻来实现生长/蚀刻阶段E。可以在凹槽118/218/318(图5A和图5B)中生长任何SiGe区域之前执行生长/蚀刻阶段E，使得硅衬底2被蚀刻，并且凹槽118/218/318的露出表面被固定至包括(111)和(OOl)表面平面的稳定表面。结果，凹槽118/218/318的表面平面之间的角度可以为设置为54. 7度。此外，所得到的MOS器件的有效沟道长度可以通过阶段E来调整。通过执行生长/蚀刻阶段E，凹槽118/218/318可以在对应的隔离物下方延伸，因此，可以减小所得到的MOS器件的沟道长度。图6B示意性示出了掲示作为E/G比率的函数的外延的生长速率的实验结果，其中，示出了在器件区域100和200中SiGe的生长速率。线400示意性示出 了器件区域100中SiGe生长的行为，以及线402示意性示出了器件区域200中SiGe生长的行为。尽管线400和402被示为直线，但它们实际上可以为类似于图6A所示的曲线。在以下讨论的实施例中，假设线400表示晶圆I中最大凹槽(例如，图5B中的凹槽118)的行为，而线402表示晶圆I中最小凹槽(例如，图5B中的凹槽218)的行为。线400和402掲示出，当在不同尺寸的凹槽中生长SiGe时，根据凹槽的尺寸，不同凹槽中的生长/或蚀刻行为可以落入不同阶段。例如，当E/G比率大于EG3且小于EG4吋，线400处于选择生长阶段，而线402处于选择蚀刻阶段。标出的阶段A、B、Cl、C2、D和E实际上为线402的阶段，其用于对应晶圆中的最小凹槽。标出參考E/G比率EGl至EG5，以示出阶段A、B、C1、C2、D和E之间的划分点Q、R、S、T和U的对应E/G比率。參照图6B，阶段A和B之间的划分点为点Q。在阶段A中，凹槽118和218中的生长速率较高。阶段B和C I之间的划分点为R，在该点处，凹槽118和218中的生长具有相同的生长速率。因此，參考E/G比率EG2也被称为均匀E/G比率，并且点R被称为平衡点。在均匀E/G比率处，具有不同尺寸的所有凹槽都可以具有基本上相同或者至少类似的生长速率。在E/G比率EGl和EG2之间，线400和402都处于选择生长阶段。阶段Cl和C2之间的划分点为点S (对应于EG3)，在该点处，线402从选择生长阶段进入选择蚀刻阶段。然而，线400仍然处于选择生长阶段。阶段C2和D之间的划分点为点T(对应于EG4)，在该点处，线400也从选择生长阶段进入选择蚀刻阶段。阶段D和E之间的划分点为点U(对应于EG5)，在该点处，线400和402都进入基本上纯粹的蚀刻阶段。由于E/G比率EGl至EG5与外延生长所使用的エ艺相关，所以可以进行试验来确定E/G比率EGl至EG5的值。在一个实施例中，试验结果掲示出，在凹槽118(图5B)具有5iim的长度和0.05iim的宽度、且凹槽218 (图5B)具有0. 05iim的长度和0. 05 y m的宽度的示例性实施例中，E/G比率EGl、EG2、EG3、EG4 和 EG5 分别大约为 0. 1,0. 6、I. 2、I. 5 和 3. O。图6B还示意性示出了锗烷浓度的行为。例如，与从诸如凹槽118的大凹槽生长SiGe的锗烷浓度相比，从小凹槽(诸如图5B的器件区域200中的凹槽218)生长SiGe的锗烷浓度趋向于具有较高的锗烷浓度。在SiGe区域的选择蚀刻中，这种趋势被逆转，并且与大凹槽相比，可以从小凹槽中去除更多的锗烷。因此，通过使用阶段C I和/或C2来生长SiGe区域，遍及对应芯片/晶圆的锗烷浓度可以更加均匀，例如，大凹槽和小凹槽之间的差异小于大约I %。通过将图6B所示的外延生长/蚀刻阶段组合为不同的组合，可以减小外延生长中的图样加载效应，并且可以改进所得到的外延区域的质量。图7A至图7D示出了使用不同组合形成的外延区域。在图7A至图7D的讨论中，使用エ艺气体的标准化流速，其中，通过将生长阶段B中使用的HCl和DCS的流速除以HCl的流速来执行标准化。通过将生长阶段B中的GeH4的流速除以HCl的流速，然后乘以100来执行GeH4的流速的标准化。可以使用等式2来计算E/G比率。例如，假设HCl、DCS和GeH4的流速分别为50sccm、IOOsccm和2sccm,则HC1、DCS和GeH4的标准化流速分别为lx、2x和4x，并且根据等式2的E/G比率为1/6。图7A示出了分别形成在凹槽118和218 (图5A和图5B)中的SiGe区域120和220，其中，使用了第一生长组合。在第一生长组合中，首先利用在阶段B(图6B)中设置的E/G比率来生长SiGe区域120-B和220-B。在示例性实施例中，在区域120-B和220-B的形成期间，HC1.DCS和GeH4的标准化流速分别为lx、2x和2x。因此，根据等式2，E/G比率为 0. 25。接下来，调整エ艺条件，并且增加蚀刻气体的成分，使得SiGe的生长变为区域120-C1和220-C1的生长。在示例性实施例中，在阶段Cl (图6)期间，HC1、DCS和GeH4的 标准化流速分别为2x、Ix和lx。因此，根据等式2，E/G比率为I。エ艺气体的流速可以逐渐改变以减小所得到的SiGe区域中成分的突变。图8A示出了对应于图7A的示例性E/G比率，其中，E/G比率被示为时间的函数。在一个实施例中，E/G比率随时间逐渐增加，并且从阶段B进入阶段Cl。如图7A所示，在阶段B期间，由于阶段B中的线402相比于阶段B中的线400具有更高的生长速率(图6B)，所以所得到的SiGe区域220-B具有比SiGe区域120-B的厚度T3更大的厚度Tl。相反，在阶段Cl期间，由于阶段Cl中的线402与线400相比具有较低的生长速率(图6B)，所以所得到的SiGe区域220-C1具有比SiGe区域120-C1的厚度T4更小的厚度T2。因此，生长阶段B和Cl中的生长速率的差异可以相互补偿，因此，SiGe区域120的总厚度T3+T4可以被调整为基本上等于SiGe区域220的总厚度T1+T2。通过调整阶段B和/或Cl中的外延エ艺的持续时间和/或阶段B和/或Cl中的E/G比率可以实现厚度T1、T2、T3和T4的调整。图7B示出了分别形成在凹槽118和218 (图5A和图5B)中的SiGe区域120和220，其中，使用了第二生长组合。在ニ生长组合中，首先利用在图6B的阶段Cl中设置的对应E/G比率来生长SiGe区域120-C1-1和220-C1-1。在示例性实施例中，在SiGe区域120-C1-1和220-C1-1的形成期间，HC1.DCS和GeH4的标准化流速分别为4x、2x和2x。因此，根据等式2，E/G比率为I. O。接下来，调整エ艺条件，并且減少蚀刻气体的成分，使得SiGe的生长变为生长区域120-B和220-B，期间E/G比率处于阶段B。在示例性实施例中，在用于形成区域120-B和220-B的阶段B期间，HC1、DCS和GeH4的标准化流速分别为lx、lx和lx。因此，根据等式2，E/G比率为0. 5。接下来，进ー步调整エ艺条件，并且增加蚀刻气体的成分，使得SiGe的形成变为利用在图6B的阶段Cl中设置的对应E/G比率形成区域120-C1-2和220-C1-2。在示例性实施例中，在用于形成区域120-C1-2和220-C1-2的阶段Cl期间，HCl、DCS和GeH4的标准化流速分别为2x、Ix和lx。因此，根据等式2，E/G比率为1.0。图SB示出了第二生长组合中的示例性E/G比率轮廓，其中，E/G比率被示为时间的函数。
如图7B所示，在阶段B期间，SiGe区域220-B具有比SiGe区域120-B的厚度更大的厚度。相反，在两个生长/蚀刻阶段Cl期间，所得到的SiGe区域220-C1-1和220-C1-2具有比对应的SiGe区域120-C1-1和120-C1-2的厚度更小的厚度。因此，生长阶段B和生长阶段Cl中的生长速率的差异可以相互补偿，因此，SiGe区域120的总厚度可以被调整为基本上等于SiGe区域220的总厚度。通过调整阶段B和/或Cl的持续时间、和/或阶段B和/或Cl中的E/G比率，可以实现SiGe区域120和220的厚度的调整。
图7C示出了分别形成在凹槽118和218 (图5A和图5B)中的SiGe区域120和220，其中，使用了第三生长组合。首先利用在阶段B中设置的E/G比率来生长SiGe区域120-B和220-B。在示例性实施例中，在用于形成SiGe区域120-B和220-B的阶段B期间，HC1.DCS和GeH4的标准化流速分别为IxUx和2x。因此，根据等式2，E/G比率为0. 33。接下来，调整エ艺条件，并且增加蚀刻气体的成分，使得SiGe的生长变为利用在阶段Cl中设置的E/G比率生长SiGe区域120-C1和220-C1。虚线121和221分别示意性示出了 SiGe区域120-C1和220-C1的顶面。在示例性实施例中，在阶段Cl期间，HC1、DCS和GeH4的标准化流速分别为2x、Ix和lx。因此，根据等式2，E/G比率为I。可以逐渐改变エ艺气体的流速，以减小在所得到的SiGe区域中成分的突变。然后，执行生长/蚀刻阶段D，以分别从先前生长的SiGe区域120和220中去除SiGe区域的一部分(标记为SiGe区域120-D和220-D)。在示例性实施例中，在阶段D期间，HC1、DCS和GeH4的标准化流速分别为4x、lx和lx。因此，根据等式2，E/G比率为2. O。在阶段D中，在器件区域100和200中执行选择蚀刻，因此，SiGe区域120的顶面从位置121減少到位置123，并且SiGe区域220的顶面从位置221減少到位置223。选择蚀刻減少或基本去除了 SiGe区域120和220的可能异常生长，使得SiGe区域120和220可以具有提高的质量。此外，选择蚀刻可以减小由于布局或其他エ艺偏移而引起的SiGe区域异常生长。接下来，进ー步调整エ艺条件，并且減少蚀刻气体的成分，使得SiGe的形成变为利用在阶段Cl中设置的E/G比率生长区域120-C1-2和220-C1-2，其中，分别从位置123和223开始生长。在示例性实施例中，在该具体阶段Cl期间，HCl、DCS和GeH4的标准化流速分别为2x、Ix和lx。因此，根据等式2，E/G比率为1.0。在生长/蚀刻阶段B期间，SiGe区域220的厚度被生长为大于SiGe区域120的厚度。两个生长/蚀刻阶段Cl使得SiGe区域120和220的厚度的差异被部分减小。此外，在生长阶段D期间，SiGe区域220的厚度比SiGe区域120减小得更多。因此，阶段B、Cl、D和Cl的组合效应可以产生SiGe区域120和220的相同厚度。通过调整阶段B、Cl、D和Cl的持续时间、和/或这些阶段中的E/G比率可以实现SiGe区域120和220的厚度的调整。图SC示出了如图7C所示第三生长组合中的示例性E/G比率轮廓，其中，E/G比率被示为时间的函数。附加实施例可以类似于图7C所示的实施例，除了执行阶段B，然后执行阶段D。然而，省略了图7C中的阶段Cl。通过该组合，SiGe区域120和220也可以具有基本相同的厚度。图7D示出了分别形成在凹槽118和218 (图5A和图5B)中的SiGe区域120和220，其中，使用了第四生长组合。在第四生长组合中，首先执行用于纯蚀刻阶段的阶段E，从而改进了凹槽118和218的轮廓，并且凹槽118和218的表面平面被固定至(通过箭头表示)诸如(OOl)和(111)平面的稳定晶体表面平面。因此，随后在凹槽118和218中生长的所得到的SiGe区域可以具有改进的质量。在一个实施例中，执行阶段D来代替阶段E。阶段D选择性地蚀刻凹槽118和218的表面平面，使得凹槽118和218的轮廓被改进。接下来，利用在图6B的阶段B中设置的E/G比率来生长SiGe区域120-B和220-B。在示例性实施例中，在生长/蚀刻阶段B期间，HC1.DCS和GeH4的标准化流速分别为lx、Ix和2x。因此，根据等式2，E/G比率为0.33。接下来，调整エ艺条件，并且增加蚀刻气体的成分，使得SiGe的生长变为利用设 置为阶段Cl的E/G比率形成SiGe区域120-C1和220-C1。在示例性实施例中，在阶段Cl期间，HC1、DCS和GeH4的标准化流速分别为2x、lx和lx。因此，根据等式2，E/G比率为I。通过调整阶段B和/或Cl的持续时间、和/或阶段B和/或Cl中的E/G比率可以调整SiGe区域120和220的厚度，使得可以针对遍及对应晶圆的SiGe区域实现均匀的厚度。图8D示出了如图7D所示的第四生长组合中的示例性E/G比率轮廓，其中，E/G比率被示为时间的函数。參照图7E，使用阶段Cl中的エ艺条件执行SiGe区域120和220的生长，生长的E/G比率接近于如图6B所示平衡点R处的E/G比率EG2。所得到的SiGe区域120和220被分别示为120-C1和220-C1。在示例性实施例中，假设用于生长SiGe区域120和220的E/G比率为EG'，差(EG' _EG2)/EG2可以小于约0. 2，并且可以小于约0. I。由于平衡点R是SiGe区域120和220具有相同生长速率的点，E/G比率接近于图6B中平衡点R处的EG2，所以得到的SiGe区域120和220具有基本相同的厚度。此外，SiGe区域120和220中的锗烷浓度可以彼此接近。图7F示出了分别形成在凹槽118和218 (图5A和图5B)中的SiGe区域120和220，其中，使用了第五生长组合。在第五生长组合中，首先执行C2阶段，使得在凹槽118中执行选择生长，而在凹槽218中同时执行选择蚀刻。凹槽218中的蚀刻速率较低。因此，净效应类似于在凹槽118中生长SiGe区域120，同时在凹槽218中没有生长SiGe。凹槽118中的对应SiGe 120被称为SiGe区域120-C2。SiGe区域120-C2的厚度T5与在阶段B中随后执行的SiGe生长的生长速率的差异相关。接下来，利用设置为图6B的阶段B的E/G比率生长SiGe区域120-B和220-B。在示例性实施例中，在生长/蚀刻阶段B期间，HC1.DCS和GeH4的标准化流速分别为lx、Ix和2x。因此，根据等式2，E/G比率为0.33。如图6B所示，在阶段B中，SiGe区域120_B(图7F)的生长速率慢于SiGe区域220-B的生长速率。因此，SiGe区域120-B的厚度T6小于SiGe区域220-B的厚度17。通过在SiGe区域120-B和220-B的生长的进行，SiGe区域120和220的厚度之间的差异变得越来越小，最終，SiGe区域120和220的厚度将相等。在如图7F所示的上述实施例中，区域120B和220B的材料可以不同于区域120-C2的材料。例如，区域120B和220B的锗烷浓度可以不同于区域120-C2的锗烷浓度。可选地，区域120B/220B和120-C2中的一个可以为硅锗区域，而另一区域可以为硅区域、硅碳区域
坐寸o在生长组合的每ー个中，对应组合中阶段的顺序可以变为其他可能的组合。还可以理解，图7A至图7D示出了各种可能组合的样本。本领域的技术人员应该意识到，存在各种可用于实现均匀的SiGe生长以及形成具有改进质量的SiGe区域的附加组合。图9A至图9C示出了器件区域100、200和300中的标准化SiGe厚度(或者生长SiGe区域中的标准化Ge浓度)。通过使用图7A至图7D所示的实施例，如图9A所示，对于区域100和100来说，可以实现均匀的厚度。当器件区域100中的凹槽118和器件区域200中的凹槽218分别是对应晶圆中的最大和最小的SiGe区域时，对于区域100和200实现均匀的SiGe生长还意味着凹槽尺寸在器件区域100和200的凹槽尺寸之间的任何SiGe区域(器件区域300)也具有与器件区域100和200类似的厚度。因此，横跨整个晶圆，可以实现SiGe区域的均匀厚度并且可以减小SiGe生长变化。在一些实施例中，会需要如图9B所示的厚度轮廓，其中，器件区域200中的SiGe区域的厚度小于器件区域100中的SiGe区域的厚度。相反，在一些其他实施例中，会需要如图9C所示的厚度轮廓，其中，器件区域100中的SiGe区域的厚度可小于器件区域200中的SiGe区域的厚度。例如，可以期望器件区域100和200中的SiGe的厚度具有大约例如10%的差异。这通过应用实施例的教导来实现，并且可以实现如图9A、图9B和图9C所示的厚度轮廓。尽管图6A至图8D示出了 SiGe区域的生长，但这种教导可以应用于其他半导体材料(诸如SiC、硅等)的外延生长。因此，可以进行试验来找到エ艺条件，其包括用于如图6A和图6B所示每个生长/蚀刻阶段的エ艺气体和部分压カ(或流速)。然后，对应于生长/蚀刻阶段的エ艺条件可以用于得到生长/蚀刻阶段的不同組合。因此，可以实现遍及晶圆的均匀生长以及生长材料中的改进质量。图10示出了也可以使用选择外延生长形成的硅盖或SiGe盖130和230 (下文也被称为Si/SiGe盖、或包含娃的盖(silicon containing cap))的形成。当在包含娃的盖中含有锗时，包含硅的盖130和230中的锗原子百分比将分别低于对应的下方SiGe区域120和220中的锗原子百分比。此外，包含硅的盖130和230中的锗原子百分比可以低于大约20%。包含硅的盖130和230对于源极和漏极硅化物区域的后续形成是有利的，这是因为形成在硅上而不是SiGe上的硅化物的低电阻率。用于形成包含硅的盖130和230的エ艺气体可以包括硅烷(SiH4)和HC1。再次，在包含硅的盖130和230的选择生长中，存在生长和深蚀刻，而净效应是生长。还可以在包含硅的盖130和230上形成刻面。因此，类似于SiGe区域120和220的形成，在包含硅的盖130和230的选择生长之后，可以执行任选的选择深蚀刻以减小图样加载效应并改进包含硅的盖130和230的轮廓。虚线示意性示出了选择深蚀刻开始时包含硅的盖130和230的轮廓，而实线示出了选择深蚀刻之后的包含硅的盖130和230的轮廓。再次，可以利用对应的选择生长原位执行包含硅的盖130和230的选择深蚀刻。在包含硅的盖130和230的选择深蚀刻中，存在生长和深蚀刻，而净效应为深蚀刻。可以通过调整エ艺条件(诸如増加HCl的部分压カ和/或减小硅烷的部分压力)来实现选择生长到选择深蚀刻的转变。图11示出了硅化物区域134和234、蚀刻停止层(ESL) 36以及接触插塞140和240的形成。可以通过在包括包含硅的盖130和230以及栅电极106和206的露出表面的器件 之上沉积诸如钛、钴、镍等的金属的薄层来形成硅化物区域134和234。然后，加热晶圆1，这使得无论哪里金属与硅接触都发生硅化物反应。在反应之后，在硅和金属之间形成金属硅化物的层。通过使用攻击金属但不攻击硅化物的蚀刻剂来选择性地去除未反应的金属。此外，没有形成接触插塞来连接至伪栅极堆叠件502。ESL 36被覆盖沉积。可以使用等离子体增强化学气相沉积(PECVD)来形成ESL36，但是还可以使用其他CVD方法，诸如低压化学气相沉积(LPCVD)和热CVD。接下来沉积层间电介质(ILD) 38。ILD层38可以包括硼磷硅玻璃(BPSG)或其他可应用的材料。ILD层38提供MOS器件与上覆金属线之间的绝缘。然后，形成接触插塞140和240，其通过硅化物区域134和234提供到源极/漏极区域和栅电极的通道。在上述实施例中，示出了用于平面器件的SiGe应激物的生长。然而，该教导还可以应用于用于鳍型场效应晶体管(FinFET)的SiGe应激物的生长。エ艺可以包括在半导体鳍(未示出)上形成栅极堆叠件；蚀刻半导体鳍没有被栅极堆叠件覆盖的露出部分；以及执行选择生长，然后执行选择深蚀刻来形成SiGe应激物。可以通过实施例中的教导来实现エ艺细节，因此，这里不再进行讨论。此外，实施例的教导还可以应用于NMOS器件的应激物(诸如SiC应激物)的形成。除用于CMOS器件、双极结晶体管(BJT)的形成之外，在先前实施例中讨论的选择深蚀刻还可以用于其它器件的形成，诸如太阳能电池、微机电系统(MEMS)器件、微光学结构等。 在上述实施例中，从形成在半导体衬底中的凹槽开始生长外延区域。在一些其他集成电路结构的形成(诸如MEMS器件或微光学结构的形成)中，诸如外延SiGe区域的外延半导体区域可以在半导体衬底或者形成在半导体衬底上方的其他半导体材料的表面上生长，而不是从凹槽内部生长。在这些实施例中，外延半导体区域可以不被形成为源扱/漏极区域，因此，可以不与MOS晶体管的栅极堆叠件相邻。对应的形成エ艺和材料可以基本上与图6A至图9C所示以及在对应实施例的讨论中所提供的相同。在实施例中，通过选择深蚀刻エ艺减小图样加载效应，实现了外延区域(诸如SiGe应激物)更加均匀的形成，并且改进了外延区域的轮廓。可以减小或者甚至基本消除外延区域的(111)刻面固定。此外，可利用选择生长原位执行选择深蚀刻，由此实现最小的额外成本，并且可以减小SiGe生长变化。根据实施例，ー种方法包括在晶圆中的半导体衬底之上形成栅极堆叠件；在半导体衬底中以及与栅极堆叠件相邻地形成凹槽；以及执行选择外延生长以在凹槽中生长半导体材料，从而形成外延区域。执行选择外延生长的步骤包括利用在第一生长阶段中使用的エ艺气体的第一 E/G比率执行第一生长阶段；以及利用不同于第一 E/G比率的、在第二生长阶段中使用的エ艺气体的第二 E/G比率执行第二生长阶段。根据其他实施例，ー种方法包括在晶圆中的半导体衬底之上形成第一栅极堆叠件和第二栅极堆叠件；以及在半导体衬底中以及与第一和第二栅极堆叠件相邻地分别形成第一凹槽和第二凹槽。第一凹槽具有大于第二凹槽的面积。该方法还包括执行选择外延生长，以在第一凹槽和第二凹槽中生长半导体材料。执行选择外延生长的步骤包括执行第一和第二生长阶段。在第一生长阶段中，第一凹槽中半导体材料的第一生长速率大于第二凹槽中半导体材料的第二生长速率。在第二生长阶段中，第一凹槽中半导体材料的第三生长速率小于第二凹槽中半导体材料的第四生长速率。根据又ー些实施例，ー种方法包括在晶圆中的半导体衬底之上形成栅极堆叠件；在半导体衬底中以及与栅极堆叠件相邻地形成凹槽；以及执行选择外延生长，以使用包括GeH4、HCl和ニ氯硅烷(DCS)的エ艺气体在凹槽中生长SiGe。执行选择外延生长的步骤包括利用在第一生长阶段中使用的エ艺气体的第一 E/G比率执行第一生长/蚀刻阶段；以及利用不同于第一 E/G比率的、在第二生长阶段中使用的エ艺气体的第二 E/G比率执行第ニ生长/蚀刻阶段。使用以下等式计算第一和第二 E/G比率E/G 比率=FR HC1/(FR DCS+100XFR GeH4)其中，FR HC1、FR DCS和FR GeH4分别为HC1.DCS和GeH4的流速，以及其中，第一 E/G比率小于0. 6，而第二 E/G比率大 于0. 6。尽管已经详细描述了实施例及其优点，但应该理解，在不背离由所附权利要求限定的实施例的精神和范围的情况下，可以进行各种改变、替换和修改。此外，本申请的范围不被限于在说明书中描述的エ艺、机器、制造以及物质、装置、方法和步骤的组合的具体实施例。本领域的技术人员可以容易地根据本公开来理解现有或稍后开发的、与这里描述的对应是私立执行基本相同的功能或实现基本相同的结果的エ艺、机器、制造以及物质、装置、方法和步骤的组合。因此，所附权利要求用于在它们的范围内包括这些エ艺、机器、制造以及物质、装置、方法和步骤的组合。此外，每条权利要求都组成单独的实施例，并且各个权利要求和实施例的组合都在本公开的范围内。
权利要求
1.ー种方法，包括 执行选择外延生长以形成与半导体衬底的表面相邻的外延区域，其中，执行所述选择外延生长的步骤包括 利用在第一生长阶段中使用的エ艺气体的第一 E/G比率执行所述第一生长阶段；以及利用在第二生长阶段中使用的エ艺气体的第二 E/G比率执行所述第二生长阶段，其中，所述第一 E/G比率小于均匀生长E/G比率，并 且所述第二 E/G比率大于所述均匀生长E/G比率。
2.根据权利要求I所述的方法，还包括 在所述半导体衬底之上形成栅极堆叠件；以及 在所述半导体衬底中以及与所述栅极堆叠件相邻地形成凹槽，其中，所述外延区域包括所述凹槽中的至少一部分。
3.根据权利要求2所述的方法，还包括在执行所述选择外延生长之前，通过用于蚀刻的エ艺气体对所述凹槽执行步骤，所述エ艺气体包括蚀刻气体和生长气体中的至少ー种。
4.根据权利要求I所述的方法，其中，在所述第一生长阶段之后执行所述第二生长阶段。
5.根据权利要求I所述的方法，还包括在所述第一生长阶段和所述第二生长阶段中的至少ー个之后执行选择蚀刻阶段。
6.根据权利要求5所述的方法，其中，在所述选择蚀刻阶段期间，通过所述选择外延生长形成的最大外延半导体区域和最小外延半导体区域均被蚀刻。
7.ー种方法，包括 执行选择外延生长，以在晶圆的半导体衬底的表面处生长半导体材料，其中，所述半导体材料形成第一外延区域和大于所述第一外延区域并与所述第一外延区域隔离的第二外延区域，以及其中，执行所述选择外延生长的步骤包括 执行第一生长阶段，其中，在所述第一生长阶段中，所述第一外延区域中半导体材料的第一生长速率大于所述第二外延区域中半导体材料的第二生长速率；以及 执行第二生长阶段，其中，在所述第二生长阶段中，所述第一外延区域中半导体材料的第三生长速率小于所述第二外延区域中半导体材料的第四生长速率。
8.ー种方法，包括 在晶圆的半导体衬底之上形成栅极堆叠件； 在所述半导体衬底中以及与所述栅极堆叠件相邻地形成凹槽；以及执行选择外延生长，以使用包括GeH4、HC1、ニ氯硅烷(DCS)的エ艺气体在所述凹槽中生长硅锗(SiGe)，其中，执行所述选择外延生长的步骤包括 利用在第一生长/蚀刻阶段中使用的エ艺气体的第一生长-蚀刻(E/G)比率执行所述第一生长/蚀刻阶段；以及 利用不同于所述第一 E/G比率的、在第二生长/蚀刻阶段中使用的エ艺气体的第二 E/G比率执行所述第二生长/蚀刻阶段，其中，使用以下等式计算所述第一 E/G比率和所述第ニ E/G比率E/G 比率=FR HC1/(FR dcs+100XFR GeH4) 其中，FR HC1、FR DCS和FR GeH4分别为HC1.DCS和GeH4的流速，以及其中，所述第一 E/G比率小于0. 6，而所述第二 E/G比率大于0. 6。
9.ー种方法，包括 在晶圆中的半导体衬底之上形成第一栅极堆叠件和第二栅极堆叠件； 在所述半导体衬底中以及与所述第一栅极堆叠件和所述第二栅极堆叠件相邻地分别形成第一凹槽和第二凹槽，其中，所述第一凹槽的面积大于所述第二凹槽的面积；以及执行选择外延生长，以在所述第一凹槽和所述第二凹槽中生长半导体材料，其中，执行所述选择外延生长的步骤包括 执行第一生长阶段，其中，在所述第一生长阶段中，执行选择生长以在所述第一凹槽中生长第一半导体材料，以及同时在所述第二凹槽中执行选择蚀刻；和 在所述第一生长阶段之后，执行第二生长阶段，以在所述第一凹槽和所述第二凹槽中同时生长第二半导体材料，其中，在所述第二生长阶段中，所述第一凹槽中半导体材料的第一生长速率小于所述第二凹槽中半导体材料的第二生长速率。
10.ー种方法，包括 在半导体衬底中形成凹槽； 执行蚀刻以扩展所述凹槽，其中，蚀刻的E/G比率大于约I. 5 ;以及 在蚀刻的步骤之后，在所述凹槽中外延地生长半导体区域。
全文摘要
本发明公开了一种通过使用组合外延生长减少变化的方案，其中具体公开了一种用于形成半导体结构的方法，包括在晶圆中的半导体衬底之上形成栅极堆叠件；在半导体衬底中以及与栅极堆叠件相邻地形成凹槽；以及执行选择外延生长以在凹槽中生长半导体材料，从而形成外延区域。执行选择外延生长的步骤包括利用在第一生长阶段中使用的工艺气体的第一E/G比率执行第一生长阶段；以及利用不同于第一E/G比率的、在第二生长阶段中使用的工艺气体的第二E/G比率执行第二生长阶段。
文档编号H01L21/336GK102646596SQ20121000819
公开日2012年8月22日 申请日期2012年1月10日 优先权日2011年2月18日
发明者李启弘, 李资良, 林逸宏, 郑有宏 申请人:台湾积体电路制造股份有限公司