专利名称：磁阻感测元件及其形成方法
技术领域：
本发明涉及一种磁阻感测元件及其形成方法，尤其涉及ー种具有多功能电路结构的磁阻感测元件及其形成方法。
背景技术：
磁阻感测元件可随着磁场强度的变化而改变其电阻值，目前已广泛应用于各种电子电路元件中。常见的磁阻感测元件有异向性磁阻(anisotropic magnetoresistance,AMR)、巨磁阻(giant magnetoresistance, GMR)以及穿隧磁阻(tunnelingmagnetoresistance, TMR)等类型，目前已可整合至集成电路芯片中，进而达到小型化与高度集成化的目的。但是，由于磁阻感测元件和其它集成电路元件均以相邻方式排列，其体积仍受限于磁阻感测元件与集成电路的原始面积。
发明内容
本发明的目的就是在于提供一种磁阻感测元件及其形成方法，用以降低该磁阻感测元件布局所需占用的面积。本发明提供一种磁阻感测元件，其包括基板、至少ー多功能电路结构以及磁阻结构；基板具有第一介电层；至少ー多功能电路结构形成于重叠基板上方；磁阻结构形成于重叠基板上方，且重叠多功能电路结构与重叠磁阻结构形成上下交叠的配置。本发明另提供一种磁阻感测元件的形成方法，其包括提供具有第一介电层的基板；形成多功能电路结构；以及形成与重叠第一介电层及多功能电路结构上下交叠的磁阻结构。本发明实施例所述的磁阻感测元件及其形成方法，其中磁阻结构与多功能电路结构不在同一个平面上，因此可将磁阻结构与多功能电路结构上下交叠，进一歩降低该磁阻感测元件布局所需占用的面积，进而提高其生产效益。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图I是根据本发明所揭露的技术，表示在基板上形成多功能电路结构的截面示意 图2是根据本发明所揭露的技术，表示在具有基板的介电层上方配置多功能电路结构的截面示意 图3是根据本发明所揭露的技术，表示将导线结构配置在多功能电路结构上方的截面示意 图4飞是根据本发明所揭露的技术，表示电流提供具有不同导线绕线方式的多功能电路结构，在磁阻层与多功能电路结构之间产生磁场之后，磁场流动方向的各个示意 图7是根据本发明所揭露的技术，表示继续在图3所示的磁阻层上方形成其它电路元件的示意图。
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的磁阻感测元件及其形成方法其具体实施方式
、方法、步骤、结构、特征及功效，详细说明如后。本发明在此所探讨的方向为ー种磁阻感测元件，其整合有多功能电路结构，该多功能电路结构可具有至少ー控制电路(control circuit)、输入输出接ロ电路(10interface circuit)、存储元件、内建自我测试电路(BIST circuit)与/或元件设定/重置电路(set/reset circuit)、静电放电元件(ESD)、金属内联线或其它逻辑线路元件的配 置，以及其形成方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的多功能电路结构的磁阻感测元件及其制造步骤。图I为本发明的一个实施例中在基板上形成多功能电路结构的截面示意图。请參考图1，先提供基板10，此基板10可以是表层覆盖有介电层12的硅基板，此硅基板可以是未形成有任何电路的基板，当然也可以是已经过前段制程(FEOL)而形成有多功能电路结构，包括但不限于上述控制电路(control circuit)、存储元件、输入输出接ロ电路(10interface circuit)、静电放电元件(ESD)及其它逻辑线路等集成电路元件的娃芯片。而为能保持表面平坦，介电层12在形成后可再经过平坦化制程，例如化学机械研磨(CMP)。接着，请參考图2，是在基板10的介电层12上方配置第一导线结构20作为另ー多功能电路结构，此第一导线结构20中包括有绕线结构，用以产生测试用磁场，进而形成内建自我测试电路(BIST circuit)或设定/重置电路(set/reset circuit)。而第一导线结构20形成方法包括先在介电层12上方依序形成第一阻挡层、第一导线层及第ニ阻挡层，接着形成图案化光阻层(未在图中表示)在第二阻挡层上方。接着，进行蚀刻制程，以移除部分的第二阻挡层、部分第一导线层以及部分第一阻挡层。接着，在移除光阻层之后，便可在具有介电层12的基板10上形成由图案化的第一阻挡层14、图案化的第一导线层15及图案化的第二阻挡层16所构成的第一导线结构20，并且暴露出介电层12的部分表面。接着，再形成另一介电层22，将第一导线结构20包覆住，且同时覆盖已暴露的介电层12的表面。同样地，在本发明的实施例中，介电层12、22的材料可以是氮化硅或是氧化硅；第一阻挡层14以及第二阻挡层16主要用以防止电迁移(electiOmigration)，其材料可以是现有的金属扩散阻绝层(diffusion barrier)材料,如氮化钽(TaN)或氮化钛(TiN);第一导线层15是具有平坦化的金属层表面，且其材料可以是铝、钨、铜及其它导电材料。同样地，为能保持介电层22表面平坦，介电层22在形成后可再经过平坦化制程，例如化学机械研磨(CMP)。接着，请參考图3，表示将磁阻结构配置在第一导线结构20上方，且磁阻结构包括第二导线结构30及磁阻层40，且磁阻层40设置在第二导线结构30的最上层。第二导线结构30由图案化的第三阻挡层31及图案化的第二导线层32所构成。其中，图案化的第三阻挡层31配置在平坦化后的介电层22上方，以及图案化的第二导线层32配置在图案化的第三阻挡层31上方。在此,第二导线结构30的形成方式可使用大马士革镶嵌(damascene)制程，其步骤包括首先在介电层22上方形成另一介电层34，接着利用微影与蚀刻制程在介电层34内形成多个开ロ(未在图中表不)，接着，在多个开ロ的内壁表面上形成ー层第三阻挡层然后再在第三阻挡层上沉积第二导线层并且覆盖在介电层上。接着，利用化学机械研磨法移除在开口上方多余的第三阻挡层与第二导线层材料，以形成图案化的第二导线层32及图案化的第三阻挡层31，同时暴露出介电层34的部分表面(未在图中表示)。在本发明的实施例中，介电层22、34的材料可以是氮化硅或是氧化硅，第三阻挡层31的材料可以是金属扩散阻绝层(diffusion barrier)材料,如氮化钽(TaN)或氮化钛(TiN),以及第二导线层32的材料可以是铝、钨、铜或其它导电材料。在此要说明的是，在本发明的另ー个实施例中，第一导线结构20也可以利用大马士革镶嵌制程来形成，另外，第一导线结构20中的第一阻挡层14和第二阻挡层16的材料可以是金属扩散阻绝层(diffusion barrier)材料，如氮化钽(TaN)或氮化钛(TiN)，同样地第二导线结构也可利用如图2的第一导线结构的方式形成。接着，请继续參考图3，是在具有第二导线结构30的磁阻结构的最上层配置多个磁阻层40。一般来说，磁阻层40的磁阻机制包括异向性磁阻(Anisotropic Magnetoresistance, AMR)、巨磁阻(Giant Magnetoresistance, GMR)以及穿隧式磁阻(Tunneling Magnetoresistance, TMR)或其组合中之一；而磁阻层40的材料可为铁磁材料(ferromagnet)、反铁磁材料(antiferromagnet)、非铁磁性金属材料(non-ferromagnetic metal)、穿隧氧化物材料(tunneling oxide)之一或其组合,但本发明不以此为限。另外，在本实施例中，在磁阻结构最上层的磁阻层40的配置方式可以是如图3所示，但也可以是其它任何形式，并不限制于本发明所述。另外，在本发明所述的第一导线结构20与第二导线结构30除了可以是单层的内联线结构之外，在另ー较佳实施例中，第一导线结构20与第二导线结构30也可以由多层内联线结构(未在图中表示)所构成的导线结构，其形成方式及结构是与一般的多层内联线结构相同，故不在此多加赘述。此外，上述第一导线结构与第二导线结构与磁阻感应结构不必如图3所示的对应关系，也可以将第一导线结构、第二导线结构择ー或全部设置在磁阻感测结构的上方，形成其它与磁阻感应结构上下交叠的配置。由于在本发明中，是将第一导线结构20形成在磁阻感测元件内，并且配置在磁阻层40下方，因此，可以通过提供电流给第一导线结构20之后用以产生多功能用磁场，来测试或并且监控磁阻结构随着测试用磁场而产生电阻的变化。以下是针对不同的第一导线结构20的布线方式以及产生磁场的方向来做说明。请參考图4，第一导线结构20内，图案化的第一导线层15是以类似漩涡状的方式进行布线，而在第一导线结构20上方的磁阻层401或402，可以是例如蛇状蜿蜒方式布线，磁阻层402是将磁阻层401转九十度而成，且磁阻层401或402与第一导线结构20部分重叠。当电流50由第一导线层15流入之后，第一导线结构20会在磁阻层401或402处产生磁场141或142，此磁场141或142用来造成磁阻层401或402的电阻的变化，根据安培右手定则，磁场141或142的方向如图中箭头方向所示。图5表示第一导线结构20内，图案化的第一导线层15的布线方式，是将多条彼此平行并联的第一导线形成在磁阻层403或磁阻层404下方。在图5中，而在第一导线结构20上方的磁阻层403或磁阻层404可以是，例如蛇状蜿蜒方式布线，磁阻层404是将磁阻层403转九十度而成，且与多功能电路结构20的每一条第一导线产生部分重叠。当电流50由第一导线层15左侧流入之后，第一导线结构20会在磁阻层403或磁阻层404处产生磁场143或144，此磁场143或144用来造成磁阻层403或磁阻层404的电阻的变化，而根据安培右手定则，磁场143或144的方向如图中箭头方向所示。图6表示第一导线结构20内，图案化的第一导线层15的布线方式，是以平板状的方式形成在磁阻层405或磁阻层406下方。而在第一导线结构20上方的磁阻层405或磁阻层406可以是，例如蛇状蜿蜒方式布线、且与第一导线结构20的以平板状布线的第一导线重叠。当电流50由由左向右流入后,第一导线结构20将会产生磁场145或146,此磁场145或146用来造成磁阻层405或磁阻层406的电阻变化，而根据安培右手定则，磁场145或146的方向如图中箭头方向所示。再请參见图7，其是本发明继续在图3所示的磁阻层40上方形成其它电路元件的 实施例示意图。其中可包括有介电层701以及电路元件702，而电路元件702可用以形成例如输入输出接ロ电路(10 interface circuit)、内建自我测试电路(BIST circuit)或磁场设定/重置电路(set/reset circuit)等多功能电路结构。综上所述，本发明可分别在基板10、介电层20内含晶体管逻辑电路结构、第一导线结构20、第二导线结构30、以及最上方的多功能电路结构702，与磁阻层40形成交互堆栈的磁阻元件，有效缩小集成电路布局面积，提升产品集成度降低生产成本。值得留意的是，这些上下交叠的结构，最佳情况是运用一道或多到化学机械研磨(CMP)制程，使层与层间的表面維持平坦，以便于形成下ー层的堆栈。増加制程的弾性与产品的良率。再者，若是选择不再在磁阻结构上方形成其它多功能电路结构，使得磁阻层40上方不再存在有其它电路元件，将可以避免磁阻层中铁、钴、镍等磁性物质会造成后续制程中机台的金属污染的问题，同时影响前段晶体管元件的特性与可靠度。又，在磁阻结构下方形成多功能电路结构20，可以减少退火及化学机械研磨制程对磁阻结构的磁阻层40的影响，而增加磁阻层40的热カ及应カ的稳定性。另外，通过在磁阻感测元件中内建多功能电路结构20，可以产生较均匀的磁场来侦测磁阻层40是否可以操作之外，也可以通过所产生的磁场来监控磁阻层40电阻的变化，而不需要外加的磁场来对磁阻层40进行测试。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述掲示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种磁阻感测元件，其特征是，其包括 基板，具有设置在该基板上方的第一介电层； 至少一多功能电路结构，形成于该基板上方； 磁阻结构，形成于该基板上方，且该多功能电路结构与该磁阻结构形成上下交叠的配置。
2.根据权利要求I所述的磁阻感测元件，其特征是，该多功能电路结构包括至少一控制电路、输入输出接口电路、存储元件、内建自我测试电路与/或元件设定/重置电路、静电放电元件、金属内联线或逻辑线路元件。
3.根据权利要求I所述的磁阻感测元件，其特征是，该多功能电路结构更包括第一导线结构。
4.根据权利要求3所述的磁阻感测元件，其特征是，该第一导线结构包括 第一阻挡层，设置在该第一介电层上方； 第一导线层，设置在该图案化的第一阻挡层上；以及 第二阻挡层，设置在该图案化的该第一导线层上。
5.根据权利要求3所述的磁阻感测元件，其特征是，该第一导线结构包括金属扩散阻绝层。
6.根据权利要求3所述的磁阻感测元件，其特征是，该第一导线结构的布线方式是以漩涡状方式布线、以多条平行导线相互并联方式布线或以平板状的方式布线。
7.根据权利要求3所述的磁阻感测元件，其特征是，更包括第二介电层，用以包覆该第一导线结构。
8.根据权利要求7所述的磁阻感测元件，其特征是，该第一介电层与该第二介电层为经平坦化的介电层。
9.根据权利要求I所述的磁阻感测元件，其特征是，该多功能电路结构设置于磁阻结构上方。
10.根据权利要求I所述的磁阻感测元件，其特征是，该磁阻结构包括第二导线结构，该第二导线结构为至少一单层内联线结构。
11.根据权利要求10所述的磁阻感测元件，其特征是，该第二导线结构设置在该多功能电路结构及该磁阻层之间。
12.根据权利要求I所述的磁阻感测元件，其特征是，该磁阻层结构包括异向性磁阻、巨磁阻以及穿隧式磁阻之一或其组合。
13.根据权利要求I所述的磁阻感测元件，其特征是，该磁阻层的电阻值会随外在磁场变化而改变，其材料为铁磁材料、反铁磁材料、非铁磁性金属材料、穿隧氧化物材料之一或其组合。
14.一种磁阻感测元件的形成方法，其特征是，其包括 提供具有第一介电层的基板； 形成多功能电路结构；以及 形成与该第一介电层及多功能电路结构上下交叠的磁阻结构。
15.根据权利要求14所述的磁阻感测元件的形成方法，其特征是，更包括下列步骤 在该基板上形成至少一集成电路元件；以及形成该第一介电层，该介电层包覆在该集成电路元件后平坦化该第一介电层。
16.根据权利要求14所述的磁阻感测元件的形成方法，其特征是，更包括在该第一介电层上形成第一导线结构。
17.根据权利要求16所述的磁阻感测元件的形成方法，其特征是，更包括在第一导线结构上方形成第二介电层。
18.根据权利要求17所述的磁阻感测元件的形成方法，其特征是，更包括在第二介电层上方形成第二导线结构。
19.根据权利要求18所述的磁阻感测元件的形成方法，其特征是，更包括在第一导线结构及/或第二导线结构上形成至少一阻挡层。
20.根据权利要求18所述的磁阻感测元件的形成方法，其特征是，更包括在第一导线结构及/或第二导线结构上形成至少一金属扩散阻绝层。
21.根据权利要求14所述的磁阻感测元件的形成方法，其特征是，在该磁阻结构上方形成该多功能电路结构。
22.根据权利要求14所述的磁阻感测元件的形成方法，其特征是，在该多功能电路结构上方形成该磁阻结构。
23.根据权利要求14所述的磁阻感测元件的形成方法，其特征是，形成该磁阻结构的方法包括形成至少一异向性磁阻、巨磁阻以及/或穿隧式磁阻。
全文摘要
本发明涉及一种磁阻感测元件及其形成方法，其用以在具有第一介电层的基板上方形成多功能电路结构与磁阻结构，且多功能电路结构与磁阻结构形成上下交叠的配置。本发明磁阻感测元件及其形成方法可降低该磁阻感测元件布局所需占用的面积。
文档编号H01L43/12GK102820424SQ201210158018
公开日2012年12月12日 申请日期2012年5月18日 优先权日2011年5月19日
发明者刘富台, 汪大镛, 彭伟栋, 汤泰郎 申请人:宇能电科技股份有限公司