非挥发性记忆体及其制作方法
【专利摘要】本发明是有关于一种非挥发性记忆体及其制造方法。此非挥发性记忆体包括栅介电层、浮置栅极、控制栅极、栅间介电结构以及二个掺杂区。栅介电层配置于基底上。浮置栅极配置于栅介电层上。控制栅极配置于浮置栅极上。栅间介电结构配置于控制栅极与浮置栅极之间。栅间介电结构包括第一氧化物层、第二氧化物层以及带电荷氮化物层。第一氧化物层配置于浮置栅极上。第二氧化物层配置于第一氧化物层上。带电荷氮化物层配置于第一氧化物层与第二氧化物层之间。二个掺杂区分别配置于浮置栅极二侧的基底中。本发明还提供了一种此非挥发性记忆体制作方法。本发明通过形成带电荷氮化物层，增加了氮化物层的导电率，提高了非挥发性记忆体的栅极耦合比与转导值。
【专利说明】非挥发性记忆体及其制作方法
【技术领域】
[0001]本发明涉及一种记忆体及其制作方法，特别是涉及一种非挥发性记忆体及其制作方法。
【背景技术】
[0002]非挥发性记忆体由于具有存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。特别是，快闪记忆体(flash memory)由于具有可多次进行资料的存入、读取、抹除等操作,所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。
[0003]对于快闪记忆体来说，通常希望具有较高的栅极稱合比(gate couplingratio, GCR)和转导值(transconductance, Gm),以使记忆体具有较高的效能。栅极I禹合比和转导值通常和栅间介电层(inter-gate dielectric layer)有关。栅间介电层的厚度越薄以及介电常数越高可以提高栅间介电层的电容量(capacitance)，并因此可以提高栅极耦合比和转导值。此外，增加栅间介电层的面积也可提高栅极耦合比。
[0004]然而,较薄的栅间介电层往往会导致资料保持力(retention)下降的问题。此外，高介电常数材料往往不容易相容于现有的记忆体工艺中。另外，增加栅间介电层的面积也会导致工艺困难度的增加。因此，如何在现有的工艺中有效地提高栅极耦合比和转导值已成为目前的一个重要课题。
【发明内容】
[0005]本发明的目的在于，提供一种新的非挥发性记忆体，所要解决的技术问题是使其具有带电荷氮化物层(charged nitride layer),从而可以增加氮化物层的导电率,进而提高非挥发性记忆体的栅极耦合比与转导值，非常适于实用。
[0006]本发明的另一目的在于，提供一种新的非挥发性记忆体的制作方法，所要解决的技术问题是使其可以制作出具有带电荷氮化物层的非挥发性记忆体，从而可以增加氮化物层的导电率，进而提高非挥发性记忆体的栅极耦合比与转导值，更加适于实用。
[0007]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体，其包括栅介电层、浮置栅极、控制栅极、栅间介电结构以及二个掺杂区。栅介电层配置于基底上。浮置栅极配置于栅介电层上。控制栅极配置于浮置栅极上。栅间介电结构配置于控制栅极与浮置栅极之间。栅间介电结构包括第一氧化物层、第二氧化物层以及带电荷氮化物层。第一氧化物层配置于浮置栅极上。第二氧化物层配置于第一氧化物层上。带电荷氮化物层配置于第一氧化物层与第二氧化物层之间。二个掺杂区分别配置于浮置栅极二侧的基底中。
[0008]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0009]前述的非挥发性记忆体，其中所述的带电荷氮化物层例如中含有N型掺质。
[0010]前述的非挥发性记忆体，其中所述的带电荷氮化物层中例如含有电子。[0011]本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体的制作方法，此方法包括:在基底上形成栅介电层；在栅介电层上形成浮置栅极；在浮置栅极上形成第一氧化物层；在第一氧化物层上形成氮化物层；在氮化物层上形成第二氧化物层；在第二氧化物层上形成控制栅极；在浮置栅极二侧的基底中分别形成掺杂区；对氮化物层进行带电荷处理，以形成带电荷氮化物层。
[0012]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0013]前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如是对氮化物层进行N型掺质植入。
[0014]前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如在形成氮化物层之后以及在形成第二氧化物层之前进行。
[0015]前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如在形成控制栅极之后以及在形成掺杂区之前进行。
[0016]前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如与形成掺杂区的步骤同时进行。
[0017]前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如是将电子注入氮化物层。
[0018]前述的非挥发性记忆体的制作方法，其中所述的带电荷处理例如在形成掺杂区之后进行，且带电荷处理例如是对控制栅极施加大于7MV/cm的电压，以将电子注入氮化物层。
[0019]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明非挥发性记忆体及其制作方法至少具有下列优点及有益效果:本发明通过在形成栅间介电结构中的氮化物层之后，对氮化物层进行带电荷处理来形成带电荷氮化物层，增加了氮化物层的导电率，进而提高了非挥发性记忆体的栅极耦合比与转导值。
[0020]综上所述，本发明是有关于一种非挥发性记忆体及其制造方法。此非挥发性记忆体包括栅介电层、浮置栅极、控制栅极、栅间介电结构以及二个掺杂区。栅介电层配置于基底上。浮置栅极配置于栅介电层上。控制栅极配置于浮置栅极上。栅间介电结构配置于控制栅极与浮置栅极之间。栅间介电结构包括第一氧化物层、第二氧化物层以及带电荷氮化物层。第一氧化物层配置于浮置栅极上。第二氧化物层配置于第一氧化物层上。带电荷氮化物层配置于第一氧化物层与第二氧化物层之间。二个掺杂区分别配置于浮置栅极二侧的基底中。本发明还提供了一种此非挥发性记忆体制作方法。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
[0021]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0022]图1A至图1D是依照本发明一实施例所绘示的非挥发性记忆体的制作流程的剖面图。
[0023]图2是本实施例中的栅间介电结构(具有带电荷氮化物层)与一般的栅间介电结构(氮化物层不带有电荷)的电性厚度的比较图。
[0024]图3是本实施例的非挥发性记忆体的转导值与临界电压(threshold voltage,Vt)的关系图。
[0025]图4至图6是本发明各实施例中对氮化物层进行带电荷处理的剖面示意图。
[0026]图7A至图7B是依照本发明另一实施例所绘示的非挥发性记忆体的制作流程的剖面图。
[0027]图8是利用Nbit cell来验证带电荷氮化物层与记忆体效能提高的关系图。
[0028]10,70,70a:非挥发性记忆体100:基底
[0029]102:介电层102a:栅介电层
[0030]104:导体层104a:浮置栅极
[0031]106、106a、110、110a:氧化物层108、108a:氮化物层
[0032]112、122:带电荷处理114、114a、124:带电荷氮化物层
[0033]116:控制栅极118:栅间介电结构
[0034]120:掺杂区
【具体实施方式】
[0035]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非挥发性记忆体及其制作方法其【具体实施方式】、结构、方法、步骤、特征及其功效，详细说明如后。
[0036]有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
[0037]以下将以实施例对本发明的非挥发性记忆体的制作方法做说明。在本发明的非挥发性记忆体的制作方法中，藉由形成具有带电荷氮化物层的栅间介电结构，可以有效地提高非挥发性记忆体的栅极耦合比和转导值。特别一提的是，形成带电荷氮化物层的步骤并不限于使用在以下所描述的非挥发性记忆体结构的工艺中。换句话说，本发明中形成带电荷氮化物层的步骤可以使用在任何形式的非挥发性记忆体结构的工艺中，只要此非挥发性记忆体结构具有由氧化物/氮化物/氧化物(0/N/0)构成的栅间介电结构即可。
[0038]图1A至图1D是依照本发明一实施例所绘示的非挥发性记忆体的制作流程的剖面图。首先，请参阅图1A所示，在基底100上形成介电层102。介电层102的材料例如为氧化物。介电层102的形成方法例如为热氧化法或化学气相沉积法。然后，在介电层102上形成导体层104。导体层104的材料例如为多晶硅。导体层104的形成方法例如为化学气相沉积法。
[0039]然后，请参阅图1B所示，将导体层104与介电层102图案化，以形成浮置栅极104a与栅介电层102a。接着，在基底100上共形地形成氧化物层106、氮化物层108与氧化物层110。氧化物层106的形成方法例如为化学气相沉积法。氧化物层106的厚度例如介于15Λ至6 U AZ间，较佳介于3U A至5 U Λ之间，更佳为40 Λ。氮化物层108的形成方法例如为化学气相沉积法。氮化物层108的厚度例如介于15 A至100 A之间，较佳介于30 A至50 A之间，更佳为40人。氧化物层IlO的厚度例如介于15 A至60 A之间，较佳介于30 A至、O A之间，更佳为50 A。
[0040]接着，请参阅图1C所示，对氮化物层108进行带电荷处理112，以形成带电荷氮化物层114。在本实施例中，带电荷处理112例如是对氮化物层108进行N型掺质植入。上述的N型掺质可以是磷或硼。
[0041]之后，请参阅图1D所示，在基底100上形成覆盖氧化物层110的导体层(未绘示)。上述导体层的材料例如为多晶硅，其形成方法例如为化学气相沉积法。然后，进行图案化工艺，移除部分导体层，以形成控制栅极116。此外，在图案化的过程中，还会同时移除部分氧化物层110、带电荷氮化物层114与氧化物层106，以形成氧化物层110a、带电荷氮化物层114a与氧化物层106a。氧化物层110a、带电荷氮化物层114a与氧化物层106a构成位于浮置栅极104a与控制栅极116之间的栅间介电结构118。之后，在浮置栅极104a二侧的基底100中分别形成掺杂区120，以完成本实施例的非挥发性记忆体10的制作。掺杂区120的形成方法例如是进行离子植入工艺。
[0042]在非挥发性记忆体10中，由于栅间介电结构118中的氮化物层带有电荷，因此氮化物层具有内部电场(internal E-field)。如此一来，电子的捕捉阻障(trappingbarrier)变低，使得电子有较大的机率能够随机移动，因而增加了氮化物层的导电率。由于氮化物层的导电率增加，因此可视为氮化物层的电性厚度减少，且因此具有较高的电容值。由于栅间介电结构118中的氮化物层具有较高的电容值，因此提高了非挥发性记忆体10的栅极耦合比和转导值。
[0043]图2是本实施例中的栅间介电结构(具有带电荷氮化物层)与一般的栅间介电结构(氮化物层不带有电荷)的电性厚度的比较图。本实施例的栅间介电结构与一般的栅间介电结构具有相同的实际厚度，但由图2可以看出，本实施例的栅间介电结构具有较薄的电性厚度，其表示本实施例的栅间介电结构可具有较大的电容值，因此本实施例的非挥发性记忆体可以具有较高的栅极耦合比。
[0044]图3是本实施例的非挥发性记忆体的转导值与临界电压(threshold voltage,Vt)的关系图。由图3可以看出，随着临界电压增加，转导值也随之增加。换句话说，本实施例的非挥发性记忆体可以容易地具有较高的转导值。
[0045]特别一提的是，在本实施例中，带电荷氮化物层114是藉由在形成氧化物层110之后对氮化物层108进行带电荷处理112而形成。然而，本发明并不限于此。在其他实施例中，也可以是在形成氮化物层108之后的其他时机对氮化物层108进行带电荷处理112。举例来说，可以在以下情况下对氮化物层108进行带电荷处理:在一实施例中，可以在形成氮化物层108之后，立即对氮化物层108进行带电荷处理112来形成带电荷氮化物层114，如图4所示；在一实施例中，可以在形成控制栅极116之后，立即对经图案化的氮化物层108进行带电荷处理112来形成带电荷氮化物层114a，如图5所示；在一实施例中，可以在形成掺杂区120的过程中，同时对经图案化的氮化物层108进行带电荷处理112来形成带电荷氮化物层114a,如图6所示。
[0046]此外，在上述各实施例中，皆是藉由对栅间介电结构中的氮化物层进行N型掺质植入来形成带电荷氮化物层。然而，本发明并不限于此。在另一实施例中，也可以是在现有工艺中在形成一般的非挥发性记忆体之后，对控制栅极施加电压，利用FN穿隧(Fowler-Nordheim tunneling)的方式将电子注入栅间介电结构的氮化物层中来形成带电荷氮化物层。
[0047]图7A至图7B是依照本发明另一实施例所绘示的非挥发性记忆体的制作流程的剖面图。首先，请参阅图7A所示，藉由与图1A至图1D所述相似的方式形成非挥发性记忆体70，除了在形成氮化物层108之后并未对其进行N型掺质植入而仅形成未带有电荷的氮化物层108a。
[0048]之后，请参阅图7B所示，进行带电荷处理122，对控制栅极116施加电压V，利用FN穿隧的方式将电子注入氮化物层108a中而形成带电荷氮化物层124，以完成本实施例的非挥发性记忆体70a的制作。在本实施例中，电压V例如大于7MV/cm。
[0049]图8是利用氮化娃元件(Nbit cell)来验证带电荷氮化物层与记忆体效能提高的关系图。如图8所示，在进行利用FN穿隧的方式施加电压之后，随着临界电压的改变量(AVt)提高，转导值存在逐渐提高的趋势。
[0050]综上所述，本发明在形成栅间介电结构中的氮化物层之后，对此氮化物层进行带电荷处理来形成带电荷氮化物层，因此增加了氮化物层的导电率，进而提高了栅间介电结构的电容值。由于栅间介电结构具有较高的电容值，因此本发明的非挥发性记忆体能够具有较高的栅极耦合比和转导值。
[0051]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种非挥发性记忆体，其特征在于其包括: 一栅介电层，配置于一基底上； 一浮置栅极，配置于该栅介电层上； 一控制栅极，配置于该浮置栅极上； 一栅间介电结构，配置于该控制栅极与该浮置栅极之间，其中该栅间介电结构包括: 一第一氧化物层，配置于该浮置栅极上； 一第二氧化物层，配置于该第一氧化物层上 '及 一带电荷氮化物层，配置于该第一氧化物层与该第二氧化物层之间；以及 二掺杂区，分别配置于该浮置栅极二侧的该基底中。
2.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的带电荷氮化物层中含有N型掺质。
3.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的带电荷氮化物层中含有电子。
4.一种非挥发性记忆体的制作方法，其特征在于其包括以下步骤: 在一基底上形成一栅介电层； 在该栅介电层上形成一浮置栅极； 在该浮置栅极上形成一第一氧化物层； 在该第一氧化物层上形成一氮化物层； 在该氮化物层上形成一第二氧化物层； 在该第二氧化物层上形成一控制栅极； 在该浮置栅极二侧的该基底中分别形成一掺杂区；以及 对该氮化物层进行一带电荷处理，以形成一带电荷氮化物层。
5.根据权利要求4所述的非挥发性记忆体的制作方法，其特征在于其中所述的带电荷处理包括对该氮化物层进行N型掺质植入。
6.根据权利要求5所述的非挥发性记忆体的制作方法，其特征在于其中所述的带电荷处理在形成该氮化物层之后以及在形成该第二氧化物层之前进行。
7.根据权利要求4所述的非挥发性记忆体的制作方法，其特征在于其中所述的带电荷处理在形成该控制栅极之后以及在形成该掺杂区之前进行。
8.根据权利要求4所述的非挥发性记忆体的制作方法，其特征在于其中所述的带电荷处理与形成该掺杂区的步骤同时进行。
9.根据权利要求4所述的非挥发性记忆体的制作方法，其特征在于其中所述的带电荷处理包括将电子注入该氮化物层。
10.根据权利要求9所述的非挥发性记忆体的制作方法，其特征在于其中所述的带电荷处理在形成该掺杂区之后进行，且该带电荷处理包括对控制栅极施加大于7MV/cm的电压，以将电子注入该氮化物层。
【文档编号】H01L29/788GK103474476SQ201210184679
【公开日】2013年12月25日 申请日期:2012年6月6日 优先权日:2012年6月6日
【发明者】古紹泓 申请人:旺宏电子股份有限公司