绝缘体上硅制品的制造方法

绝缘体上硅制品的制造方法
【专利摘要】一种制造绝缘体上硅制品的方法，该方法包括：形成热连接至第一硅衬底的第一氮化铝层；形成热连接至第二硅衬底的第二氮化铝层，第二衬底至少包括硅表面层；将第一和第二衬底的第一和第二氮化铝层结合在一起使得第一和第二氮化铝层被布置在第一和第二衬底之间；以及移除第二衬底的大部分以留下通过第一和第二氮化铝层与第一硅衬底电绝缘但热连接至第一硅衬底的硅层。
【专利说明】绝缘体上娃制品的制造方法

【技术领域】
[0001] 本发明涉及半导体制造，且具体地涉及可用来制造半导体器件的绝缘体上硅 (silicon-on-insulator) (SOI)制品或产品，以及SOI制品或产品的制造方法。

【背景技术】
[0002] 术语"绝缘体上硅"或"S0I " 一般是指由附接到绝缘层或衬底或者由绝缘层或衬 底支持的硅薄层组成的复合半导体制品或产品，且还指基于此类产品的技术。由于其作为 后续加工的原材料，此类制品在现有技术中常常称为"衬底"且通常在标准晶片形式中提供 使得其可与标准半导体制造器件和工艺一起使用。
[0003] S0I衬底可由多种不同方法制造，包括硅薄片在相容电绝缘（如，蓝宝石）衬底上 的直接沉积或外延生长，按照SM0X (注氧隔离）方法通过在体硅晶片中注入氧的单晶硅层 下SiOdS层的原位生成，和包括BE-S0I(结合和回蚀S0I)的基于晶片结合（键合）的方法， 以及如美国专利号5, 374, 564中描述的智能切割TM(Smart-CutTM)之类的层转移方法。虽然 S0I晶片比单片或体硅晶片更贵，但其提供许多技术优势，特别是当高速电子器件在薄硅层 中形成时，其包括降低的结电容、低备用电源、辐射耐受性、和免于闩锁。
[0004] S0I衬底的标准形式是"三明治"结构，其中掩埋的二氧化硅（Si02)层在薄硅层和 厚支撑硅基底或衬底之间提供所需的电绝缘。然而，由于Si0 2相对差的导热性，该掩埋的 介电层还是来自在硅层中制造的器件的热流的屏障。因此，在薄硅层中形成的M0SFET装置 的通道温度在操作过程中不可避免地增加到明显高于在体硅晶片中形成的等效器件的相 应温度的温度，从而降低器件的性能和可能的使用期限。
[0005] 为了解决这个问题，许多研究人员已制造了 S0I衬底，其中氮化铝（A1N)埋层而不 是常规的Si02被用作绝缘材料。这种安排大大地降低了常规S0I经常的严重的自热问题， 因为A1N的导热性是Si02导热性的?100倍，（136W/mK对1. 4W/mK)且大致等于硅自身的 导热性145W/mK。并且，A1N具有优异的热稳定性，高电阻和接近于硅的热膨胀系数。
[0006] 例如，如 M. Zhu 等人，Formation of silicon_on_aluminum nitride using ion-cut and theoretical investigation of self-heating effects, Materials Letters59 (2005) 510 _ 513，和 C.Men 等人，Fabrication of SOI structure with AINfilm as buried insulator by Ion-Cut process,Applied Surface Sciencel99(2002)287 - 292中所述，AIN层可在标准（100)硅晶片上通过金属等离子体 浸没离子注入-沉积（Me-PIIID)，或通过具有A1电子束蒸发且同时氮离子束轰击的离子 束增强沉积（IBED)形成。接着沉积的膜可直接结合到具有先前已注入高能氢离子的标准 (100)硅晶片以形成埋层。可接着加热结合的晶片以加强晶片之间的结合并使用离子切割 或智能切割，去使注入的晶片的表面层分离。得到的是氮化错上娃（silicon-on-aluminum nitride)或 "S0AN" 衬底。
[0007] 尽管S0AN基底有前途，它们还没有发展超过研究阶段且不是市售的。本发明的发 明者认为这可能由硅和氮化铝表面之间的不良结合导致，不仅由于表面粗糙度和晶片平坦 度之类的常见因素，还由于这两种材料之间固有的差结合强度。沉积的A1N层的质量有点 差也可能起了作用。
[0008] 理想的是提供绝缘体上硅制品和绝缘体上硅制品的形成方法，该方法减轻了现有 技术的一个或更多困难，或至少提供了有用的替代品。


【发明内容】

[0009] 本发明的一些实施方式涉及制造绝缘体上硅制品的方法，该方法包括：
[0010] 形成热连接至第一硅衬底的第一氮化铝层；
[0011] 形成热连接至第二硅衬底的第二氮化铝层，该第二衬底至少包括硅表面层；
[0012] 将第一和第二衬底的第一和第二氮化铝层结合在一起，使得第一和第二氮化铝层 被布置在第一和第二衬底之间；以及
[0013] 移除第二衬底的大部分以留下通过第一和第二氮化铝层与第一硅衬底电绝缘但 热连接至第一硅衬底的硅层。
[0014] 在一些实施方式中，第一娃衬底具有至少1000hm-cm的电阻率。在一些实施方式 中，第一娃衬底具有（111)晶体取向。在其他实施方式中，第一娃衬底具有（100)晶体取向。
[0015] 在一些实施方式中，第一氮化铝层在第一硅衬底上外延生长。在一些实施方式中， 第二氮化铝层在第二衬底上外延生长。在一些实施方式中，第一和第二氮化铝层在第一和 第二衬底上同时外延生长。
[0016] 在一些实施方式中，至少第一氮化铝层具有（002)晶体取向。在一些实施方式中， 娃层具有（100)晶体取向。在一些实施方式中，娃层具有至少l〇〇〇hm-cm的电阻率。在一 些实施方式中，第二衬底是体硅衬底。
[0017] 在一些实施方式中，所述移除包括使用离子切割工艺分离体硅衬底。
[0018] 在一些实施方式中，第二衬底是绝缘体上硅衬底。
[0019] 在一些实施方式中，该方法包括在第一衬底和第二衬底上形成各自的氮化硅层； 其中第一和第二氮化铝层在各自的氮化硅层上形成。
[0020] 在一些实施方式中，该方法包括在第一和第二氮化铝层上分别形成第一和第二结 合层；其中所述结合包括将第一和第二衬底的第一和第二结合层结合在一起，使得第一和 第二结合层被布置在第一和第二氮化铝层之间。
[0021] 在一些实施方式中，第一和第二结合层是硅层。
[0022] 本发明的一些实施方式涉及绝缘体上硅制品的制造方法，该方法包括：
[0023] 在单晶硅衬底上外延生长氮化铝层；以及
[0024] 在氮化铝层上外延生长硅层；
[0025] 其中硅层通过氮化铝层与硅衬底电绝缘但热连接至硅衬底。
[0026] 本发明的一些实施方式涉及绝缘体上硅制品，包括：
[0027] (100)硅层；
[0028] 硅衬底；以及
[0029] 布置在（100)硅层和硅衬底之间的（002)氮化铝层，使得（100)硅层通过氮化铝 层与娃衬底电绝缘但热连接至娃衬底。
[0030] 在一些实施方式中，娃衬底具有（111)取向。在一些实施方式中，娃衬底、娃层和 氮化错层是相互外延的（mutually epitaxial)。
[0031] 本发明的一些实施方式涉及绝缘体上硅制品，包括：
[0032] 硅层；
[0033] 硅衬底；
[0034] 布置在硅层和硅衬底之间的氮化铝层；以及
[0035] 布置在氮化铝层之间的至少一个结合层；
[0036] 其中，硅层通过氮化铝层与硅衬底电绝缘但热连接至硅衬底。
[0037] 在一些实施方式中，至少一个结合层包括至少一个硅层。
[0038] 所得的具有高导热性的低成本衬底能够制造用于高频率和功率应用的高性能全 耗尽或部分耗尽互补金属氧化物半导体（CMOS)电路，同时减轻自热效应。该衬底和其压电 A1N层还能够制造高品质（high-Q)表面声波（SAW)器件。

【专利附图】

【附图说明】
[0039] 本发明一些实施方式在下文仅以示例的方法参考附图描述，其中：
[0040] 图1是根据本发明的一些实施方式制造绝缘体上硅（SOI)制品或产品的工艺的流 程图；
[0041] 图2至图6是根据图1的工艺示出两种硅衬底的处理的侧面剖视图，其中：
[0042] 图2示出了两个硅衬底；
[0043] 图3示出了具有在其上形成各自氮化铝（A1N)层的硅衬底；
[0044] 图4和图5示出了两个衬底通过其A1N层相互结合以形成叠层；
[0045] 图6示出一个硅衬底的大部分已被移除，只剩薄硅层后的叠层，从而提供SOI制品 或广品；
[0046] 图7至图11是示出图1工艺所述示例的示意性侧面剖视图，其中：
[0047] 图7示出了穿过A1N层并进入图3晶片中的一个的硅晶片以形成氢埋层的氢的离 子注入；
[0048] 图8和图9示出两种衬底通过其A1N层的相互结合以形成叠层；
[0049] 图10示出了沿着对应于氢层的结构缺陷的层注入的衬底的分离以仅留下薄硅 层；以及
[0050] 图11示出了抛光去除分离产生的表面粗糙后的最终SOI制品；以及
[0051] 图12是根据本发明另外的实施方式制造绝缘体上硅（SOI)制品或产品的替代工 艺的流程图。

【具体实施方式】
[0052] 图1是用于制造绝缘体上硅（S0I)制品或产品的工艺的流程图。该工艺从两个衬 底202、204开始，如图2所示。第一衬底202为硅衬底且可为硅晶片。第一衬底202可具 有至少1000hm-cm的相对较高的电阻率。
[0053] 第二衬底204可为至少包括硅表面层的任何类型的衬底。例如，第二衬底可为硅 晶片或绝缘体上硅晶片。第二衬底204的硅表面可具有至少1000hm-cm的相对较高的电阻 率。
[0054] 工艺的步骤102中，第一氮化铝层302在第一衬底202上形成或至少热连接至第 一衬底202,且第二氮化铝层304在第二衬底204上形成或至少热连接至第二衬底204,如 图3所示。一般而言，每个A1N层302、304的厚度根据其将用于的应用选择，但通常在约 100nm至Ιμπι的范围内。
[0055] Α1Ν层302、304可通过多种方法中的任一种形成，这些方法包括本领域技术人员 已知的标准方法，例如脉冲激光沉积、反应溅射、金属有机化学气相沉积（M0-CVD)、氢化物 气相外延（HVPE)、分子束外延（ΜΒΕ)、金属等离子体浸没离子注入-沉积（Me-PIIID)、或具 有A1电子束蒸发且同时氮离子束轰击的离子束增强沉积（IBED)。在一些实施例中，第一和 第二氮化铝层302、304平行地（S卩，同时地）在相同装置中形成，从而提高了效率并降低了 工艺的成本。在其他实施方式中，第一和第二氮化铝层302、304可独立地形成。
[0056] 在一些实施方式中，在形成氮化铝层302、304之前至少一个第三材料的相对薄的 层在衬底202、204的硅表面上形成，以便增强衬底202、204的硅表面与氮化铝层302、304 之间的粘附。在一些实施方式中，第三材料是氮化硅层。在一些实施方式中，氮化硅层的厚 度为约5nm。然而，如本领域技术人员将明白的，在其他实施方式中可使用其他厚度和材料 且为在本文描述，且一般一种或多种其他材料的一个或多个相对较薄的层可在硅衬底202、 204和氮化铝层302、304中的一者或二者之间形成。
[0057] 在一些实施方式中，第一氮化铝层302是在第一衬底202的单晶硅表面生长的外 延层。在一些实施方式中，两个氮化铝层302、304均是在各自衬底202、204的单晶硅表面 生长的外延层。这确保了 A1N层302、304到硅表面的强结合，且还确保了 A1N表面的RMS 表面粗糙度< lnm。在一些实施方式中，至少第一氮化铝层302是具有（002)晶体取向的单 晶层，因为氮化铝的这种取向对于压电应用具有可取的特性。在一些实施方式中，两个氮化 铝层302、304均形成有这种晶体取向。在一些实施方式中，第一硅衬底202选择具有（111) 晶体取向，因为（002)氮化铝在这种取向的硅上最易于生长，虽然如本领域技术人员所知， 其还可生长在（l〇〇)Si上。在一些实施方式中，第二衬底204的硅表面具有（100)晶体取 向。这可是有利于的，因为多数标准硅处理（特别是CMOS法）是为了（100)硅设定的。
[0058] 如图4和图5所示，在步骤104中第二衬底204被翻转且使氮化铝层302、304的表 面合在一起以开始氮化铝层302、304之间的结合并形成叠层，其中氮化铝层302、304被布 置在第一和第二衬底202、204之间。因为结合表面均为具有低表面粗糙度的氮化铝表面， 融合或"直接"结合可被用来形成氮化铝层302、304之间的强结合。如本领域技术人员已 知的，融合结合通过使叠层进行低温加热处理加强。如果氮化铝层302、304难以区分（如， 如果它们通过相同的工艺形成并具有相同的晶体取向），则一旦结合了，可认为它们形成单 个氮化铝层502 (尽管如此分开的A1N层仍在图5和图6中呈现）。两个氮化铝层302、304 的面对面结合还在两个硅衬底202、204之间提供比可为其他情况的氮化铝更大的厚度，且 其中氮化铝层302、304同时形成，这被实现而不需要增加总沉积/生长时间。
[0059] 如将被本领域技术人员领会的，当暴露到氧气中，氮化铝很快被氧化，且氮化铝层 302、304上氧化层的形成具有潜力减少这两层302、304之间结合的强度。可采取一些预防 措施抑制这种氧化，包括层302、304生长后立刻进行结合步骤并全程将层302、304保持在 真空中，通过覆盖层302、304或通过形成A1N层302、304使得其具有富氮表面。
[0060] 在替代实施方式中，氮化铝层302、304通过在氮化铝层302、304上形成各自的第 一和第二硅层被"覆盖"。如在上述实施方式中，第二衬底204被翻转，但在该实施方式中 娃层的表面被合在一起以开始其之间的相互结合，形成叠层，其中娃层被布置在氮化错层 302、304之间，而氮化铝层302、304相应地被布置在第一和第二衬底202、204之间。如本 领域技术人员已知的，硅表面之间的融合或"直接"结合是标准的良好特征化的工艺，其在 两个硅表面之间提供强结合，因此，本文中在你氮化铝层302、304之间提供强结合。硅"结 合"层相对于氮化铝层302、304的厚度可非常薄（如，约50nm)，因此对层叠层的总体导热 性影响最小。事实上，本领域技术人员将明白的是，使用极薄的膜用于结合层的能力在其 他实施方式中允许除了硅之外的一种或多种材料被用于此目的，甚至是具有较低导热性的 材料，前提条件是当一个衬底被翻转且结合层的两面结合在一起时，其对氮化铝层302、304 和彼此（或其自身，当使用相同材料时）具有良好的粘附。例如，在一个此类实施方式中， 氮化硅结合层在氮化铝层302、304上形成，接着如上述结合在一起。
[0061] 步骤106中，移除大部分第二衬底留下硅的相对较薄的层602。在一些实施方式 中，这使用结合和回蚀工艺完成，如在标准BE-S0I晶片工艺中。在第二衬底204是绝缘体 上硅衬底或晶片的实施方式中，这可通过蚀刻和/或研磨掉第二衬底204直到绝缘体和表 面硅层之间的交界面完成。在一些实施方式中，移除使用本领域技术人员已知的智能切割 ?或离子切割工艺完成。在任何情况下，得到的硅层602的表面可随需要抛光。
[0062] 在替代工艺中，如图12的流程图所示，第一硅衬底202和外延（002)氮化铝层302 如上所述在步骤1202形成。然而，不是使用晶片结合技术，步骤1204中新硅层在（002)氮 化铝层302上外延生长，且全部工艺可在一个反应器或生长室中进行。硅层可生长为具有 (100)取向或（111)取向。
[0063] 上述工艺的所得是绝缘体上硅（SOI)制品或产品，其中硅602的薄层通过氮化铝 502层与支撑硅衬底202电绝缘。不像使用其他绝缘材料的SOI结构，氮化铝层502的高 导热性提供用于从硅层602到硅衬底202的热传导的有效率的路径，从而减轻形成在硅层 602中或其上的器件的热限制。
[0064] 在一些实施方式中，硅（Si) 202的基底或衬底是具有至少400hm-cm电阻率的高电 阻率衬底且在一些实施方式中为至少l〇〇〇hm-Cm以提高电子器件（包括RF器件）的高频 率（如，GHz和以上）特性和在硅层602中或从硅层602形成的高品质无源器件。
[0065] 因此本发明上述实施方式包括具有高导热性的相对低成本S0I衬底，其能够制造 用于高频率和功率的应用的高性能全耗尽或部分耗尽互补金属氧化物硅（CMOS)电路以解 决自热效应。氮化铝层502具有优异的热稳定性、高电阻率、和接近于硅的热膨胀系数，从 而降低了分层的风险。
[0066] 实施例
[0067] 200nm厚的A1N层702、704在约300°C的温度下通过反应溅射（RS)同时沉积在两 个硅晶片706、708的干净硅表面上。晶片706、708有600 μ m厚，体单晶晶片具有< lnm的 表面粗糙度和> l〇〇〇hm-Cm的高电阻率。两个晶片706、708均具有（100)晶体取向。两个 A1N层702、704均生长具有富氮表面以降低氧化，从而增加两个A1N层702、704之间的结合 强度。
[0068] 如图7所示，（仅）一个硅晶片708接着使用氢离子710离子注入穿过A1N层704 到150keV处6X 1016cm_2的能量密度或磁录密度。这在低于晶片表面约1. 21±0. 01 μ m的 深度714处形成氢埋层712, S卩，AIN :Si界面下约1. Ο μ m。
[0069] 如图8所示，A1N层702、704接着使用Karl Suss SB6VAC晶片结合机在室温下面 对面结合。结合过程中，开始施加小的压力到中央并接着施加1个大气压力到整个晶片叠 层约1分钟。
[0070] 所得晶片叠层在图9中示出。结合强度接着通过低温短期（2小时120°C )加热叠 层增加，接着升高温度进行较长时期（约300°C 10小时）以提高结合强度。然后可认为两 个相互结合的A1N层702、704组成单个A1N层902。
[0071] 如图10所示，晶片叠层接着在氮气中加热到450°C 15分钟使氢注入的Si晶片 902沿着对应于掩埋的氢层712的结构缺陷的埋层分裂，仅留下附接到A1N层的相对较薄 (?1. Ο μ m)的硅层1002。接着叠层在氮气环境1000°C下进行1小时的进一步热处理以进 一步提高结合强度且还退火剩余硅层1002中的注入缺陷。
[0072] 移除转移晶片906的分离部分1004,接着使用化学机械抛光（CMP)抛光剩余的薄 的结合的硅层1002以去除硅层1002的离子切割分离引起的表面粗糙度1006,且在本实施 例中还充分降低其厚度。控制CMP工艺使得最终的Si层具有仅约11〇〇 A的厚度。然而， CMP工艺一般可被配置以提供必要的Si层1102的任何实际需要厚度。例如，0. 25 μ m全耗 尽（FD)CMOS工艺要求约750 A的硅层厚度。相比之下，〇.5μπι FD工艺要求约11 〇〇 A的厚 度，如在本实例中的情况。
[0073] 这些步骤得到的是图11示出的布置在厚Si衬底706上的SOI晶片产品，其由布 置在电绝缘但导热的A1N的400nm层902上的器件品质（100) Si的11〇〇 A层1102组成。
[0074] 本领域技术人员将领会不背离本发明范围的许多修改。
【权利要求】
1. 一种制造绝缘体上硅制品的方法，所述方法包括： 形成热连接至第一硅衬底的第一氮化铝层； 形成热连接至第二硅衬底的第二氮化铝层，所述第二衬底至少包括硅表面层； 将所述第一衬底和所述第二衬底的所述第一氮化铝层和所述第二氮化铝层结合在一 起，使得所述第一氮化铝层和所述第二氮化铝层被布置在所述第一衬底和所述第二衬底之 间；以及 移除所述第二衬底的大部分以留下通过所述第一氮化铝层和所述第二氮化铝层与所 述第一娃衬底电绝缘但热连接至所述第一娃衬底的娃层。
2. 根据权利要求1所述的方法，其中，所述第一硅衬底具有至少lOOOhm-cm的电阻率。
3. 根据权利要求1或2所述的方法，其中，所述第一硅衬底具有（111)晶体取向。
4. 根据权利要求1或2所述的方法，其中，所述第一硅衬底具有（100)晶体取向。
5. 根据权利要求1至4中任一项所述的方法，其中，所述第一氮化铝层在所述第一硅衬 底上外延生长。
6. 根据权利要求1至5中任一项所述的方法，其中，所述第二氮化铝层在所述第二衬底 上外延生长。
7. 根据权利要求1至4中任一项所述的方法，其中，所述第一氮化铝层和所述第二氮化 铝层在所述第一衬底和所述第二衬底上同时外延生长。
8. 根据权利要求5至7中任一项所述的方法，其中，所述氮化铝层中的至少所述第一氮 化铝层具有（002)晶体取向。
9. 根据权利要求1至8中任一项所述的方法，其中，所述硅层具有（100)晶体取向。
10. 根据权利要求1至9中任一项所述的方法，其中，所述硅层具有至少1000hm-cm的 电阻率。
11. 根据权利要求1至10中任一项所述的方法，其中，所述第二衬底是体硅衬底。
12. 根据权利要求1所述的方法，其中，所述移除包括使用离子切割工艺分离所述体硅 衬底。
13. 根据权利要求1至10中任一项所述的方法，其中，所述第二衬底是绝缘体上硅衬 底。
14. 根据权利要求1至13中任一项所述的方法，包括在所述第一衬底和所述第二衬底 上形成各自的氮化硅层；其中所述第一氮化铝层和所述第二氮化铝层在所述各自的氮化硅 层上形成。
15. 根据权利要求1至14中任一项所述的方法，包括在所述第一氮化铝层和所述第二 氮化铝层上形成各自的第一结合层和第二结合层；其中所述结合包括将所述第一衬底和所 述第二衬底的所述第一结合层和所述第二结合层结合在一起，使得所述第一结合层和所述 第二结合层被布置在所述第一氮化铝层和所述第二氮化铝层之间。
16. 根据权利要求15所述的方法，其中，所述第一结合层和所述第二结合层是硅层。
17. -种制造绝缘体上硅制品的方法，所述方法包括： 在单晶硅衬底上外延生长氮化铝层；以及 在所述氮化铝层上外延生长硅层； 其中，所述硅层通过所述氮化铝层与所述硅衬底电绝缘但热连接至所述硅衬底。
18. -种由权利要求1至17中任一项制造的绝缘体上硅制品。
19. 一种绝缘体上娃制品，包括 (100)娃层； 娃衬底；以及 布置在所述（100)硅层和所述硅衬底之间的（002)氮化铝层，使得所述（100)硅层通 过所述氮化铝层与所述硅衬底电绝缘但热连接至所述硅衬底。
20. 根据权利要求19所述的制品，其中，所述硅衬底具有（111)取向。
21. 根据权利要求19或20所述的制品，其中，所述硅衬底、所述硅层和所述氮化铝层是 相互外延的。
22. 根据权利要求18至21中任一项所述的制品，包括布置在所述硅衬底和所述硅层中 的至少一个与所述氮化铝层之间的至少一个第三材料的中间层。
23. -种绝缘体上硅制品，包括： 娃层； 娃衬底；以及 布置在所述硅层与所述硅衬底之间的氮化铝层；以及 布置在所述氮化铝层之间的至少一个结合层； 其中，所述硅层通过所述氮化铝层与所述硅衬底电绝缘但热连接至所述硅衬底。
24. 根据权利要求23所述的制品，其中，所述至少一个结合层包括至少一个硅层。
【文档编号】H01L21/20GK104094399SQ201280054147
【公开日】2014年10月8日 申请日期:2012年11月2日 优先权日:2011年11月4日
【发明者】安德鲁·约翰·布劳利, 佩塔尔·布兰科·阿塔纳茨科维奇, 安德鲁·约翰·布莱克, 林永超 申请人:斯兰纳私人集团有限公司