多层螺旋结构的共模滤波器的制造方法
【专利摘要】一种多层螺旋结构的共模滤波器包含一第一线圈、一第一绝缘层、一第二线圈、一第二绝缘层、一第三线圈、一第三绝缘层以及一第四线圈，其中第一线圈与第四线圈串联，第二线圈与第三线圈串联。在本揭露的一实施例中，一第一导电柱连接第一线圈与第四线圈，一第二导电柱连接第二线圈与第三线圈，其中第一导电柱与第二导电柱设置于一矩形的相对角落或同侧角落。
【专利说明】多层螺旋结构的共模滤波器
【技术领域】
[0001]本发明涉及一种共模滤波器，特别关于一种多层螺旋结构的共模滤波器，其可降低特性阻抗在不同操作频率时的震荡问题，适用于USB3.0、IEEE1394、LVDS, DV1、HDMI和MIPI等高速差动传输信号。
【背景技术】
[0002]共模噪声(common mode noise)是在所有的导线上,均以相同方向传导的噪声。为抑制共模噪声，可在传导噪声的线路上安装共模滤波器(common mode filter or choke)。传统上，共模滤波器主要是由铁芯上绕有相同匝数的两线圈的组件所构成。当共模电流流经共模滤波器时，两线圈会产生同向磁场，使共模滤波器表现出高阻抗(impedance)，以达到抑制共模电流的效果。
[0003]目前各类共模滤波器匹配所应用的频段只达低频段，随着市场的渐渐增大及成熟，所应用的频段越來越高，依目前的共模滤波器能到达匹配的频率范围是不够的，且目前的电子产品均朝轻、薄、短、小的设计发展，在这种情况下，发展可匹配高频段的共模滤波器将是相关电子产品的主流趋势。为适合可携式电子产品的需求，芯片式共模滤波器被开发出来。
[0004]然而，现有的共模滤波器在不同操作频率时，其特性阻抗呈现震荡问题，在共模时消除信号噪声的效果较差且无法符合国际通讯的规范。
【发明内容】
[0005]本发明揭露一种多层螺旋结构的共模滤波器，其可降低特性阻抗在不同操作频率时的震荡问题，适用于USB3.0、IEEE1394、LVDS、DV1、HDMI和MIPI等高速差动传输信号。
[0006]本发明一实施例的多层螺旋结构的共模滤波器包含一第一线圈、一第二线圈、一第三线圈、一第四线圈，第二线圈设置于第一线圈与第三线圈之间，第三线圈设置于第二线圈与第四线圈之间，第一线圈与第四线圈串联，第二线圈与第三线圈串联。
[0007]本发明另一实施例的多层螺旋结构的共模滤波器包含一第一线圈、一第二线圈、一第三线圈、一第四线圈，第二线圈设置于第一线圈与第三线圈之间，第三线圈设置于第二线圈与第四线圈之间，其中第一、二、三、四线圈环绕一矩形。多层螺旋结构的共模滤波器另包含一第一导电柱及一第二导电柱，第一导电柱与第二导电柱设置于矩形的相对角落或同侧角落。
[0008]本发明实施例的共模滤波器因采用两组串联耦合的线圈配置的方式或两组串联耦合的线圈和导电柱配置的方式，故其特性阻抗的震荡较小，适用于USB3.0、IEEE1394、LVDS, DV1、HDMI和MIPI等高速差动传输信号。
[0009]上文已相当广泛地概述本揭露的技术特征及优点，以使下文的本揭露详细描述得以获得较佳了解。构成本揭露的权利要求书标的的其它技术特征及优点将描述于下文。本揭露所属【技术领域】中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本揭露相同的目的。本揭露所属【技术领域】中具有通常知识者亦应了解，这类等效建构无法脱离后附的申请专利范围所界定的本揭露的精神和范围。
[0010]通过参照前述说明及下列图式，本揭露的技术特征及优点得以获得完全了解。
【专利附图】
【附图说明】
[0011]图1显示本发明一实施例的共模滤波器的分解示意图；
[0012]图2显示本发明一实施例的共模滤波器的俯面示意图；
[0013]图3显示本发明一实施例的共模滤波器的侧向示意图；
[0014]图4显示本发明一实施例的频域特性阻抗电性图；
[0015]图5显示本发明一实施例的时域特性阻抗电性图；
[0016]图6显示本发明另一实施例的共模滤波器的分解示意图；
[0017]图7显示本发明另一实施例的共模滤波器的俯面示意图；
[0018]图8显示本发明再一实施例的共模滤波器的分解示意图；以及
[0019]图9显示本发明另一实施例的共模滤波器的俯面示意图。
[0020]其中，附图标记说明如下:
[0021]I材料层
[0022]2侧绝缘层
[0023]3第一线圈层
[0024]4第一绝缘层
[0025]5第二线圈层
[0026]6第二绝缘层
[0027]7第三线圈层
[0028]8第三绝缘层
[0029]9第四线圈层
[0030]10侧绝缘层
[0031]11材料层
[0032]31第一线圈
[0033]33外端部
[0034]34 电极
[0035]35内端部
[0036]41连接孔
[0037]42连接孔
[0038]43连接孔
[0039]51第二线圈
[0040]53外端部
[0041]54 电极
[0042]55部分导电柱
[0043]56内端部
[0044]58部分导电柱
[0045]61连接孔
[0046]62连接孔
[0047]63连接孔
[0048]64连接孔
[0049]65连接孔
[0050]66连接孔
[0051]71第三线圈
[0052]73外端部
[0053]74 电极
[0054]75部分导电柱
[0055]76内端部
[0056]77部分导电柱
[0057]81连接孔
[0058]82连接孔
[0059]83连接孔
[0060]91第四线圈
[0061]93外端部
[0062]94 电极
[0063]95内端部
[0064]100共模滤波器
[0065]101共模滤波器
[0066]102共模滤波器
[0067]111第一导电柱
[0068]112第一导电柱
[0069]113第一导电柱
[0070]222第二导电柱
[0071]223第二导电柱
[0072]224第二导电柱
[0073]311 第一线圈
[0074]312 第一线圈
[0075]331外端部
[0076]332外端部
[0077]341 电极
[0078]342 电极
[0079]351内端部
[0080]352内端部
[0081]511 第二线圈
[0082]512 第二线圈
[0083]531外端部
[0084]532外端部
[0085]541 电极
[0086]542 电极
[0087]561内端部
[0088]562内端部
[0089]711第三线圈
[0090]712第三线圈
[0091]731外端部
[0092]732外端部
[0093]741 电极
[0094]742 电极
[0095]761内端部
[0096]762内端部
[0097]911第四线圈
[0098]912第四线圈
[0099]931外端部
[0100]932外端部
[0101]941 电极
[0102]942 电极
[0103]951内端部
[0104]952内端部
【具体实施方式】
[0105]发明实施例揭示的共模滤波器，其中相邻线圈为一绝缘层所相隔开。当改变线圈连接方式时，经实验证实可以使频域特性阻抗的震荡现象减缓，符合当今通讯规格的使用。此外，本发明实施例通过改变导电柱的位置，可将特性阻抗予以提升，而具有不同的特性阻抗可增加匹配应用频宽。
[0106]图1显示本发明一实施例的共模滤波器100的分解示意图，图2为图1的共模滤波器100的俯面示意图，图3为图1的共模滤波器100的侧向示意图。共模滤波器100包含一材料层1、一侧绝缘层2、一第一线圈层3、一第一绝缘层4、一第二线圈层5、一第二绝缘层6、一第三线圈层7、一第三绝缘层8、一第四线圈层9、一侧绝缘层10及一材料层11，其中第一绝缘层4隔离第一线圈层3和第二线圈层5，第二绝缘层6隔离第二线圈层5和第三线圈层7，第三绝缘层8隔离第三线圈层7和第四线圈层9。
[0107]第一线圈层3包含一第一线圈31，第二线圈层5包含一第二线圈51，第三线圈层7包含一第三线圈71，第四线圈层9包含一第四线圈91。第二线圈51设置于第一线圈31和第三线圈71之间，第三线圈71设置于第二线圈51与第四线圈91之间。第一线圈31与第四线圈91串联连接，而第二线圈51与第三线圈71串联连接。串联的第一线圈31与第四线圈91和串联的第二线圈51与第三线圈71电磁耦合，从而可通过串联的第一线圈31与第四线圈91和串联的第二线圈51与第三线圈71将共模噪声予以消除。
[0108]在本发明的一实施例中，第一线圈31、第二线圈51、第三线圈71和第四线圈91可为如图1所示的矩形螺旋(rectangular spiral);但其亦可为其它形状的螺旋,例如圆形螺旋(circular spiral)等。在本发明的一实施例中,第一线圈31、第二线圈51、第三线圈71和第四线圈91在垂直方向上大部分重叠。在本发明的一实施例中，第一线圈31、第二线圈51、第三线圈71和第四线圈91可绕行相同圈数。
[0109]参照图1,第一绝缘层4包含一连接孔(contact hole) 41,第二绝缘层6包含一连接孔61，第三绝缘层8包含一连接孔81，其中连接孔41、连接孔61、连接孔81在垂直方向上大部分重叠。此外，第一线圈31包含一内端部35,第四线圈91包含一内端部95。
[0110]连接孔41形成于第一线圈31的内端部35与第二线圈层5内部的部分导电柱55之间，部分导电柱55与第二线圈51并无电性连接。连接孔61亦形成于第二线圈层5内部的部分导电柱55与第三线圈层7内部的部份导电柱75之间，部分导电柱75与第三线圈71并无电性连接。连接孔81亦形成于第三线圈层7内部的部分导电柱75与第四线圈91的内端部95之间。如此,第一线圈31的内端部35和第四线圈91的内端部95可透过部分导电柱55及部分导电柱75电性连接，达成第一线圈31与第四线圈91电性串联。又第一线圈31的内端部35、第二线圈层5内部的部分导电柱55、第三线圈层7内部的部分导电柱
75、和第四线圈91的内端部95互相电性连接而形成共模滤波器100的第一导电柱111,如图2及图3所示。
[0111]再者,参照图1所不，第二线圈51包含一内端部56,第三线圈71包含一内端部76,第二绝缘层6包含一连接孔62。连接孔62形成于第二线圈51的内端部56与第三线圈71的内端部76之间，第二线圈51的内端部56透过连接孔62与第三线圈71的内端部76电性连接，达成第二线圈51与第三线圈71电性串联。又第二线圈51的内端部56与第三线圈71的内端部76互相电性连接而形成共模滤波器100的第二导电柱222，如图2及图3所
/Jn ο
[0112]参照图1所示，共模滤波器100的第一导电柱111可穿过连接孔41、连接孔61和连接孔81，串联第一线圈31的内端部35与第四线圈91的内端部95。共模滤波器100的第二导电柱222可穿过连接孔62，串联第二线圈51的内端部56与第三线圈71的内端部
76。第一线圈31、第二线圈51、第三线圈71、和第四线圈91以矩形方式环绕线圈，第一导电柱111与第二导电柱222设置于矩形的相对角落，如图2的俯视图所示。
[0113]参考图3，第一导电柱111较第二导电柱222长，第一导电柱111贯穿第一绝缘层
4、第二绝缘层6、和第三绝缘层8，串联第一线圈层3的第一线圈31与第四线圈层9的第四线圈91，而第一导电柱111并未与第二线圈层5、第三线圈层7电性连接；第二导电柱222贯穿第二绝缘层6，串联第二线圈层5的第二线圈51与第三线圈层7的第三线圈71。
[0114]复参图1，第一线圈31、第二线圈51、第三线圈71和第四线圈91的每一个的外端部33、53、73或93可延伸连接至一相应电极34、54、74或94。电极34、54、74或94设置于共模滤波器100的周围。第一线圈31、第二线圈51、第三线圈71和第四线圈91透过相应电极34、54、74或94，与外部组件电性连接。
[0115]图4为图1的共模滤波器100的频域特性阻抗电性图，横轴为频率，纵轴为特性阻抗值。现有技术的共模滤波器在不同操作频率时，其特性阻抗呈现震荡问题，在消除共模噪声时效果较差且无法符合国际通讯的规范。相对地，在本发明实施例的共模滤波器100的特性阻抗的震荡较小，适用于USB3.0、IEEE1394、LVDS, DV1、HDMI和MIPI等高速差动传输信号。例如，根据USB3.0的规范，特性阻抗值的振荡必须符合90±15Ω，本发明实施例的共模滤波器100符合USB3.0的规范，现有技术的共模滤波器则不符合。
[0116]图5为图1的共模滤波器100的时域特性阻抗电性图，横轴为时间，纵轴为特性阻抗值。现有技术的共模滤波器在不同操作频率时，其特性阻抗呈现震荡问题，在消除共模噪声时效果较差。相对地，在本发明实施例的共模滤波器100的特性阻抗的震荡较小，在消除共模噪声时效果较佳。
[0117]简言之，本发明实施例的共模滤波器采用两组串联耦合线圈及导电柱配置方式，具有现有技术无法达到的高频段操作特性，并解决现有技术特性阻抗震荡过大的问题。
[0118]图6例示本发明另一实施例的共模滤波器101的分解示意图，图7为图6的共模滤波器101的俯面示意图。相较于图1所示的共模滤波器100的第一导电柱111与第二导电柱222设置于矩形的相对角落，图6的共模滤波器101的第一导电柱112与第二导电柱223设置于矩形的同侧角落。第一线圈311包含一内端部351,第四线圈911包含一内端部951，第一绝缘层4包含一连接孔42，第二线圈层5包含一部分导电柱55，第二绝缘层6包含一连接孔63，第三线圈层7包含一部份导电柱75，第三绝缘层8包含一连接孔82，其中连接孔42形成于第一线圈311的内端部351与第二线圈层5的部分导电柱55之间，部分导电柱55与第二线圈511并无电性连接。连接孔63亦形成于第二线圈层5的部分导电柱55与第三线圈层7的部份导电柱75之间，部分导电柱75与第三线圈711并无电性连接。连接孔82亦形成于第三线圈层7的部分导电柱75与第四线圈91的内端部951之间。
[0119]连接孔42、连接孔63、连接孔82在垂直方向上大部分重叠，如此第一线圈311的内端部351和第四线圈911内端部951可透过部分导电柱55、部份导电柱75电性连接，达成第一线圈311与第四线圈911电性串联。又第一线圈311的内端部351、第二线圈层5的部分导电柱55、第三线圈层7的部分导电柱75、和第四线圈91的内端部951互相电性连接而形成共模滤波器101的第一导电柱112。
[0120]共模滤波器101包含另一第二导电柱223。第二线圈511包含一内端部561,第三线圈711包含一内端部761，第二绝缘层6包含一连接孔64。连接孔64形成于第二线圈511的内端部561与第三线圈711的内端部761之间，第二线圈511的内端部561透过连接孔64与第三线圈711的内端部761电性连接，达成第二线圈511与第三线圈711电性串联。又第二线圈511的内端部561与第三线圈711的内端部761电性连接而形成共模滤波器101的第二导电柱223。
[0121]共模滤波器101的第一导电柱112可穿过连接孔42、连接孔63、和连接孔82，串联第一线圈311的内端部351与第四线圈911的内端部951。共模滤波器101的第二导电柱223可穿过连接孔64，串联第二线圈511的内端部561与第三线圈711的内端部761。
[0122]在本发明的一实施例中，第一线圈311、第二线圈511、第三线圈711、和第四线圈911以矩形方式环绕线圈，第一导电柱112连接第一线圈311及第四线圈911并设置于矩形的内部，又第二导电柱223连接第二线圈511及第三线圈711并设置于矩形的内部，第一导电柱112与第二导电柱223于矩形的内部中呈同侧角落。
[0123]在本发明的一实施例中，第一导电柱112与第二导电柱223设置于同侧角落,故显不出两导电柱各据于矩形内部的一边。第一导电柱112贯穿第一绝缘层4、第二绝缘层6、和第三绝缘层8，串联第一线圈层3的第一线圈311与第四线圈层9的第四线圈911 ;第二导电柱223仅贯穿第二绝缘层6，串联第二线圈层5的第二线圈511与第三线圈层7的第三线圈711。因此,第一导电柱112较第二导电柱223长。申言之,惟第一导电柱112并未与第二线圈层5、第三线圈层7电性连接。
[0124]第一线圈311、第二线圈511、第三线圈711和第四线圈911的每一者的外端部331、531、731或931可延伸连接至一相应电极341、541、741或941。电极341、541、741或941邻近共模滤波器101的周围。第一线圈311、第二线圈511、第三线圈711和第四线圈911透过相应电极341、541、741或941，与外部组件电性连接。
[0125]图8例示本发明另一实施例的共模滤波器102的分解示意图，图9为图8的共模滤波器102的俯面示意图。相较于图1所示的共模滤波器100的第一线圈31与第四线圈91串联连接且第二线圈51与第三线圈71串联连接；相对地，图8所示的共模滤波器102的第一线圈312与第三线圈712串联连接且第二线圈512与第四线圈912串联连接。一第一导电柱113与一第二导电柱224设置于矩形的相对角落。第一线圈312包含一内端部352,第一绝缘层4包含一连接孔43，第二线圈层5包含一部分导电柱58，第二绝缘层6包含一连接孔65，第三线圈712包含一内端部762。连接孔43形成于第一线圈312的内端部352与第二线圈层5的部分导电柱58之间，部分导电柱58与第二线圈512并无电性连接。连接孔65形成于第二线圈层5的部分导电柱58与第三线圈层7的内端部762之间。连接孔43、连接孔65在垂直方向上大部分重叠，如此第一线圈312的内端部352和第三线圈712的内端部762可透过部分导电柱58电性连接，达成第一线圈312与第三线圈712电性串联。又第一线圈312的内端部352、第二线圈层5的部分导电柱58、第三线圈层7的内端部762互相电性连接而形成共模滤波器102的第一导电柱113。
[0126]第二线圈512包含一内端部562，第二绝缘层6包含一连接孔66，第三线圈712包含一部分导电柱77，第三绝缘层8包含一连接孔83，第四线圈912包含一内端部952。连接孔66形成于第二线圈512的内端部562与第三线圈712的部分导电柱77之间，连接孔83形成于第三线圈712的部分导电柱77与第四线圈912的内端部952之间，第二线圈512的内端部562与第四线圈912的内端部952透过部分导电柱77电性连接，达成第二线圈512第四线圈912串联。连接孔66、连接孔83在垂直方向上大部分重叠。又第二线圈512的内端部562、部分导电柱77、第四线圈912的内端部952互相电性连接而形成共模滤波器102的第二导电柱224。
[0127]总结上述，共模滤波器102包含第一导电柱113、第二导电柱224,第一导电柱113穿过连接孔43、连接孔65，串联第一线圈312的内端部352与第三线圈712的内端部762。第二导电柱224穿过连接孔66、连接孔83，串联第二线圈512的内端部562与第四线圈912的内端部952。
[0128]在本实施例中，如图8所示，第一线圈312、第二线圈512、第三线圈712、第四线圈912以矩形方式环绕的线圈，第一导电柱113连接第一线圈312及第三线圈712并设置于矩形的内部，第二导电柱224连接第二线圈512及第四线圈912并设置于矩形的内部，第一导电柱113与第二导电柱224设置于矩形的相对角落。
[0129]在本发明的一实施例中，第一绝缘层4、第二绝缘层6和第三绝缘层8等的材料可包含聚酰亚胺(polyimide)、环氧树脂(epoxy resin)或苯并环丁烯树脂(BCB)。第一绝缘层4、第二绝缘层6和第三绝缘层8中至少一者包含磁性材料，例如:铁磁性材料。在一实施例中，磁性材料可包含镍锌铁氧体或锰锌铁氧体。
[0130]第一绝缘层4、第二绝缘层6和第三绝缘层8等的制作方法可包含旋转涂布工艺、浸溃工艺(dipping process)、喷涂工艺(spraying process)、网印工艺(screen-printingprocess)或薄膜形成工艺(thin film format1n process)等。
[0131]在本发明的一实施例中，第一线圈层3、第二线圈层5、第三线圈层7和第四线圈层9可利用真空镀膜工艺(vacuum film format1n process)(蒸镀或派镀)或电镀(plating)工艺制作。第一线圈层3、第二线圈层5、第三线圈层7和第四线圈层9的材料可包含银、钮、招、铬、镍、钛、金、铜、钼或其合金。
[0132]在本发明的一实施例中，第一材料层I和第二材料层11中至少一者包含磁性材料，例如:铁磁性材料。换言之，第一材料层I为磁性材料层，第二材料层11为非磁性材料层或绝缘层；或者，第一材料层I为非磁性材料层或绝缘层，而第二材料层11为磁性材料层。第一材料层I及/或第二材料层11包含磁性材料，可局限(confine)共模滤波器100的磁场范围，使共模滤波器100具有较佳的滤波效果。在本发明的一实施例中，前述的磁性材料层包含磁性基板。前述的非磁性材料层包含非磁性材料基板，前述的绝缘层包含绝缘基板。在本发明的一实施例中，磁性材料层包含镍锌铁氧体或锰锌铁氧体，非磁性材料层包含氧化铝、氮化铝、玻璃或石英。在本发明的一实施例中，磁性材料层包含一高分子材料和磁性粉末，高分子材料可包含聚酰亚胺、环氧树脂或苯并环丁烯树脂，磁性粉末包含镍锌铁氧体或锰锌铁氧体。
[0133]在本发明的一实施例中，第一材料层I包含异质叠层基板；而在本发明另一实施例中，第二材料层11包含异质叠层基板，其包含一绝缘材料层和一磁性材料层。绝缘材料层和磁性材料层可以共烧方式，使两者之间产生扩散结合。绝缘材料层和磁性材料层可利用黏胶黏着。绝缘材料层和磁性材料层可个别以厚膜印刷来形成。
[0134]在本发明的一实施例中，第一线圈31可利用框镀工艺(frame plating process)予以制备。框镀工艺首先先形成一电极层(electrode layer)在侧绝缘层2上。电极层可利用派镀或蒸镀工艺形成。铬(chromium)膜或钛(titanium)膜可形成在电极层下，以增进黏着度。接着，利用微影工艺形成一具线圈图案的光阻层。之后，进行电镀工艺以形成一电镀层，再将光阻层剥离(peel off)。然后，以蚀刻工艺将电极层移除，即可形成第一线圈31。
[0135]之后，形成一第一绝缘层4，覆盖第一线圈层3。第一绝缘层4可包含高分子材料，其包括聚酰亚胺、环氧树脂或苯并环丁烯树脂。第一绝缘层4的制作方法可包含旋转涂布工艺、浸溃工艺、喷涂工艺、网印工艺或薄膜形成工艺等。接着，重复上述工艺以制备第二线圈层5、第二线圈层5、第二绝缘层6、第三线圈层7、第三绝缘层8、第四线圈层9。
[0136]共模滤波器的连接孔的形成方法。例如图1的第一线圈31的内端部35上，可利用微影蚀刻工艺形成连接孔41、连接孔61、和连接孔81，曝露第一线圈31的内端部35。然后，利用真空镀膜工艺(vacuum film format1n process)(蒸镀或派镀)或电镀工艺等在连接孔41、连接孔61、和连接孔81内沉积金属，以形成第一导电柱111。连接孔62、第二导电柱222可以相同方法形成；如图6所示，相同方法形成连接孔42、连接孔63、连接孔82，以形成第一导电柱112;以相同方法形成连接孔64、第二导电柱223 ;以及如图8所示，相同方法形成连接孔43、连接孔65，以形成第一导电柱113 ;以相同方法形成连接孔66、连接孔83第二导电柱224。导电柱可利用真空镀膜工艺(vacuum film format1n process)(蒸镀或溅镀)或电镀(plating)工艺制作。导电柱的材料可包含银、钯、铝、铬、镍、钛、金、铜、钼或其合金。
[0137]本揭露的技术内容及技术特点已揭示如上，然而本揭露所属【技术领域】中具有通常知识者应了解，在不背离所附的权利要求书所界定的本揭露精神和范围内，本揭露的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
[0138]此外，本案的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本揭露所属【技术领域】中具有通常知识者应了解，基于本揭露教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本揭露。因此，以下的申请专利范围用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。
【权利要求】
1.一种多层螺旋结构的共模滤波器，包含: 一第一线圈； 一第二线圈，设置于该第一线圈之上； 一第三线圈，设置于该第二线圈之上，该第三线圈与该第二线圈串联；以及 一第四线圈，设置于该第三线圈之上，该第四线圈与该第一线圈串联。
2.根据权利要求1所述的多层螺旋结构的共模滤波器，其中该共模滤波器还包含: 一第一绝缘层，隔离该第一线圈与该第二线圈； 一第二绝缘层，隔离该第二线圈与该第三线圈；以及 一第三绝缘层，隔离该第三线圈与该第四线圈。
3.根据权利要求2所述的多层螺旋结构的共模滤波器，其中该共模滤波器还包含: 一第一导电柱，贯穿该第一绝缘层、该第二绝缘层、该第三绝缘层，并连接该第一线圈及该第四线圈；以及 一第二导电柱，贯穿该第二绝缘层，并连接该第二线圈及该第三线圈。
4.根据权利要求3所述的多层螺旋结构的共模滤波器，其中该第一、二、三、四线圈环绕一矩形，该第一导电柱设置于该矩形的内部，该第二导电柱设置于该矩形的内部，该第一导电柱与该第二导电柱设置于该矩形的相对角落或同侧角落。
5.根据权利要求3所述的多层螺旋结构的共模滤波器，其中该第一导电柱电性连接该第一线圈的内端部与该第四线圈的内端部电性连接，该第二导电柱电性连接该第二线圈的内端部与该第三线圈的内端部。
6.一种多层螺旋结构的共模滤波器，包含: 一第一线圈； 一第二线圈，设置于该第一线圈之上； 一第三线圈，设置于该第二线圈之上；以及 一第四线圈，设置于该第三线圈之上，其中该第一、二、三、四线圈环绕一矩形； 一第一导电柱，设置于该矩形的内部并连接该第一线圈及该第四线圈；以及一第二导电柱，设置于该矩形的内部并连接该第二线圈及该第三线圈，该第一导电柱与该第二导电柱设置于该矩形的相对角落或同侧角落。
7.根据权利要求6所述的多层螺旋结构的共模滤波器，其中该第一导电柱电性连接该第一线圈的内端部与该第四线圈的内端部，该第二导电柱电性连接该第二线圈的内端部与该第三线圈的内端部。
8.根据权利要求6所述的多层螺旋结构的共模滤波器，其中该第一导电柱电性连接该第一线圈的内端部与该第三线圈的内端部，该第二导电柱电性连接该第二线圈的内端部与该第四线圈的内端部。
【文档编号】H01F17/02GK104051127SQ201310083809
【公开日】2014年9月17日 申请日期:2013年3月15日 优先权日:2013年3月15日
【发明者】戴世旻, 陈建亨, 陈韦铨, 张育嘉 申请人:佳邦科技股份有限公司