半导体装置制造方法
【专利摘要】根据一个实施例，一种半导体装置包括：第一开关元件；第一互连线路；第一电阻器；以及第二互连线路。第一开关元件包括第一控制端子、第一电极端子以及第一导体端子。第二开关元件包括第二控制端子、第二电极端子以及第二导体端子。第一互连线路包括第一端子间互连线路至第四端子间互连线路。第一电阻器的第一端与第一控制端子相连。第二电阻器的第一端与第二控制端子相连，第二电阻器的第二端与第一电阻器的第二端相连。第二互连线路被设置在第一电极端子和第二电极端子之间和/或设置在第一控制端子和第二控制端子之间。
【专利说明】半导体装置
[0001]相关申请的交叉引用
[0002]本申请基于并主张于2012年7月31日提交的在先日本专利申请N0.2012-170279的优先权；通过弓I用将该日本专利申请的全部内容并入本文。
【技术领域】
[0003]本发明所描述的实施例大体涉及一种半导体装置。
【背景技术】
[0004]在用于大电流的半导体装置中，采用多个开关元件并联连接的配置。当双极型晶体管(例如绝缘栅双极型晶体管(IGBT)或类似物)被用作开关元件时，例如，利用焊料(solder)将集电极电极与电路板上的集电极电极图案相连接。还利用焊线(bonding wire)将栅极电极和发射极电极分别与电路板上的栅极电极图案和发射极电极图案相连接。
[0005]这种类型的连接关系对于进一步提高工作稳定性和可靠性来说是重要的。
【专利附图】
【附图说明】
[0006]图1是示出了根据第一实施例的半导体装置的构造的电路图；
[0007]图2是示出了根据第二实施例的半导体装置的构造的电路图；
[0008]图3是示出了根据第三实施例的半导体装置的构造的电路图；
[0009]图4是示出了根据参考示例的半导体装置的构造的电路图；
[0010]图5是示出了集电极电流随时间的变化的图；
[0011]图6是示出了集电极电流随时间的变化的图；
[0012]图7是示出了第一布置的示意性平面图；
[0013]图8是示出了第二布置的示意性平面图；
[0014]图9是示出了第三布置的示意性平面图；以及
[0015]图10是示出了包括壳体的半导体装置的示意性透视图。
【具体实施方式】
[0016]通常，根据一种实施例，一种半导体装置包括:第一开关元件；第二开关元件；第一互连线路；第一电阻器；第二电阻器以及第二互连线路。第一开关元件包括第一控制端子、第一电极端子以及第一导体端子。第二开关元件包括第二控制端子、第二电极端子以及第二导体端子。第一互连线路包括第一端子间互连线路、第二端子间互连线路、第三端子间互连线路和第四端子间互连线路，所述第一端子间互连包括第一电感，所述第一端子间互连的第一端与第一控制端子相连，第二端子间互连线路包括与第一电感不同的第二电感，所述第二端子间互连线路的第一端与第二控制端子相连，所述第二端子间互连线路的第二端与第一端子间互连线路的第二端相连，第三端子间互连线路包括第三电感，所述第三端子间互连线路的第一端与第一电极端子相连，第四端子间互连线路包括与第三电感不同的第四电感，所述第四电感，所述第四端子间互连线路的第一端与第二电极端子相连，所述第四端子间互连线路的第二端与第三端子间互连线路的第二端相连。第一电阻器的第一端与第一控制端子相连。第二电阻器的第一端与第二控制端子相连，第二电阻器的第二端与第一电阻器的第二端相连。第二互连线路被设置在第一电极端子和第二电极端子之间和/或被设置在第一控制端子和第二控制端子之间。
[0017]现将参照附图对本发明的各实施例进行描述。
[0018]注意，各附图是示意性或简化的图示，各部件的厚度和宽度之间的关系以及各部件之间的尺寸上的比例可能与实际部件不同。另外，即使在描述相同的部件的情况下，取决于附图，可能不同地示出相互的尺寸和比例。
[0019]注意，在本申请的附图和说明书中，将相同的数字应用于已经在附图中出现过并且已经被描述过的组成物，并省略了对这样的组成物的重复的详细描述。
[0020](第一实施例)
[0021]图1是示出了根据第一实施例的半导体装置的构造的电路图。
[0022]根据第一实施例的半导体装置110包括第一开关元件Trl、第二开关元件Tr2、第一互连线路10、第二互连线路20、第一电阻器Rl以及第二电阻器R2。半导体装置110例如是所谓的功率半导体模块。
[0023]在第一开关元件Trl和第二开关元件Tr2中使用例如IGBT。在第一开关元件Trl和第二开关元件Tr2中可以使用金属氧化物半导体场效应晶体管(MOSFET)来替代IGBT。在该实施例中，针对将IGBT用作第一开关元件Trl和第二开关元件Tr2的情况来描述了示例。
[0024]第一开关元件Trl包括栅极gl (第一控制端子)、发射极el (第一电极端子)以及集电极Cl (第一导体端子)。
[0025]第二开关元件Tr2包括栅极g2 (第二控制端子)、发射极e2 (第二电极端子)以及集电极c2 (第二导体端子)。
[0026]第一开关元件Trl可被配置为包括多个并联连接的IGBT的芯片。同样地，第二开关元件Tr2可被配置为包括多个并联连接的IGBT的芯片。
[0027]第一互连线路10是将第一开关元件Trl与第二开关元件Tr2并联连接的互连线路。第一互连线路10包括与栅极gl相连的互连线路11 (第四互连线路)以及与栅极g2相连并且与互连线路11并联连接的互连线路12 (第五互连线路)。第一互连线路10还包括与发射极el相连的互连线路13 (第一端子间互连线路)以及与发射极e2相连并且与互连线路13并联连接的互连线路14 (第二端子间互连线路)。另外，第一互连线路10还包括与集电极Cl相连的互连线路15 (第三端子间互连线路)以及与集电极c2相连并且与互连线路15并联连接的互连线路16 (第四端子间互连线路)。
[0028]互连线路11的第一端与栅极gl相连，该互连线路11的第二端与互连线路12的第二端相连。互连线路12的第一端与栅极g2相连，该互连线路12的第二端与互连线路11的第二端相连。互连线路11的第二端以及互连线路12的第二端与栅极端子gt电连接。外部栅极驱动单元8与所述栅极端子gt相连。互连线路11包括电感3a，而互连线路12包括电感3b。
[0029]互连线路13的第一端与发射极el相连，该互连线路13的第二端与互连线路14的第二端相连。互连线路14的第一端与发射极e2相连，该互连线路14的第二端与互连线路13的第二端相连。互连线路13的第二端以及互连线路14的第二端与发射极端子etl电连接。互连线路131与互连线路13的中部相连。互连线路141与互连线路14的中部相连。互连线路131以及互连线路141与发射极端子et2电连接。发射极端子et2与外部栅极驱动单元8相连。
[0030]互连线路13包括电感6a和电感7a，互连线路14包括电感6b和电感7b。互连线路131包括电感5a，而互连线路141包括电感5b。
[0031]互连线路15的第一端与集电极Cl相连，互连线路15的第二端与互连线路16的第二端相连。互连线路16的第一端与集电极c2相连，互连线路16的第二端与互连线路15的第二端相连。互连线路15的第二端以及互连线路16的第二端与集电极端子ct电连接。互连线路15包括电感2a，而互连线路16包括电感2b。
[0032]此处，电感3a和电感3b包括互连线路的固有电感，并且还包括互连线路的固有电感与连接到该互连线路的第一电阻器Rl和第二电阻器R2的电感之和。而且，电感5a、5b、6a、6b、7a和7b是互连线路的固有电感。
[0033]第二互连线路20是与第一互连线路10不同的互连线路。第二互连线路20与第一开关元件Trl的发射极el以及第二开关元件Tr2的发射极e2相连。第二互连线路是发射极el和发射极e2之间的旁路互连线路。
[0034]第一电阻器Rl设置在互连线路11的中部(互连线路11的第一端和第二端之间)。第二电阻器R2设置在互连线路12的中部(互连线路12的第一端和第二端之间)。第一电阻器Rl和第二电阻器R2是控制第一开关元件Trl和第二开关元件Tr2的开关速度的元件。第一电阻器Rl和第二电阻器R2可以是单个电阻器R。例如，单个电阻器R的第一端可与栅极gl及栅极g2相连，单个电阻R的第二端可与栅极端子gt相连。
[0035]具有上面描述的构造的半导体装置110例如包括壳体100。壳体100容纳第一开关元件Trl、第二开关元件Tr2、第一互连线路10、第二互连线路20以及电阻器R。而且，壳体100中还设置有栅极端子gt、发射极端子etl、发射极端子et2以及集电极端子ct。半导体装置110通过栅极端子gt、发射极端子etl、发射极端子et2以及集电极端子ct与外部电路相连。
[0036]在这样的半导体装置110中，在包括第一电阻器Rl和第二电阻器R2的该装置中，使得流过第一开关元件Trl和第二开关元件Tr2的电流(集电极电流)相同。
[0037]例如，如果互连线路13的电感6a的值与互连线路14的电感6b的值之间存在差异，那么就会产生第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流之间的电流差。当如在该实施例中那样设置第二互连线路20时，电流将从第一开关元件Trl和第二开关元件Tr2中具有较大集电极电流的任何一个开关元件流向具有较小集电极电流的那个开关元件。以该方式，使得第一开关元件Trl的集电极电流和第二开关元件Tr2的集电极电流相同。
[0038]特别地，当与第二开关元件Tr2的发射极e2相连的互连线路14的电感6b大于与第一开关元件Trl的发射极el相连的互连线路13的电感6a时，第二开关元件Tr2的一部分集电极电流通过第二互连线路20流过与第一开关元件Trl的发射极el相连的互连线路13。以该方式，使得开关元件Trl的集电极电流和第二开关元件Tr2的集电极电流相同。第二互连线路20起到了抑制第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流之间的变化的作用。
[0039](第二实施例)
[0040]图2是示出了根据第二实施例的半导体装置的构造的电路图。
[0041]如图2中所示，根据第二实施例的半导体装置120与如图1中所示的根据第一实施例的半导体装置110的不同之处在于:未设置第二互连线路20，而是设置了第三互连线路30。
[0042]第三互连线路30是与第一互连线路10不同的互连线路。第三互连线路30与第一开关元件Trl的栅极gl以及第二开关元件Tr2的栅极g2相连。第三互连线路30的第一端连接在第一电阻器Rl和栅极gl之间。第三互连线路30的第二端连接在第二电阻器R2和栅极g2之间。第三互连线路30是栅极gl和栅极g2之间的旁路互连线路。
[0043]在这样的半导体装置120中，使得流过第一开关元件Trl和第二开关元件Tr2的电流(集电极电流)相同。换句话说，当产生了下列至少一种情况:(1)互连线路11的电感3a的值与互连线路12的电感3b的值之间的差值，以及(2)第一电阻器Rl的电阻值与第二电阻器R2的电阻值之间的差值时，第一开关元件Trl和第二开关元件Tr2之间就产生了栅极电流的差别。
[0044]当如该实施例那样设置第三互连线路30时，电流将从第一开关元件Trl和第二开关元件Tr2中具有更大栅极电流的任一开关元件流向具有更小栅极电流的那个开关元件。以该方式，就使得第一开关元件Trl的栅极电流和第二开关元件Tr2的栅极电流相同。
[0045]当使得第一开关元件Trl的栅极电流与第二开关元件Tr2的栅极电流相同时，使得第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流相同。通过使第一开关元件Trl的栅极电流与第二开关元件Tr2的栅极电流相同，第三互连线路30抑制了元件的集电极电流之间的变化。
[0046](第三实施例)
[0047]图3是示出了根据第三实施例的半导体装置的构造的电路图。
[0048]如图3中所示，根据第三实施例的半导体装置130与如图1所示的根据第一实施例的半导体装置110以及如图2所示的根据第二实施例的半导体装置120的不同之处在于:设置了第二互连线路20和第三互连线路30两者。
[0049]在半导体装置130中，当互连线路13的电感6a的值与互连线路14的电感6b的值之间存在差值时，将通过第二互连线路20使第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流相同。同样，如果产生了如前面所述的(I)和(2)中的至少一种情况时，将通过第三互连线路30使第一开关元件Trl的栅极电流与第二开关元件Tr2的栅极电流相同。通过第二互连线路20和第三互连线路30抑制了第一开关元件Trl和第二开关元件Tr2之间的变化。
[0050](参考示例)
[0051]接下来，描述参考示例。
[0052]图4是示出了根据参考示例的半导体装置的构造的电路图。
[0053]如图4中所示，根据参考示例的半导体装置190包括第一开关元件Trl、第二开关元件Tr2、第一互连线路10以及电阻器R。换句话说，在半导体装置190中，没有设置第二互连线路20和第三互连线路30。
[0054]在半导体装置190中，为了使第一开关元件Trl的开关操作与第二开关元件Tr2的开关操作相同，必须使第一电阻器Rl的电阻值与第二电阻器R2的电阻值相同，使互连线路11的电感3a与互连线路12的电感3b相同，并使互连线路13的电感6a与互连线路14的电感6b相同。
[0055]此处，电感6a和电感6b被表示为互连线路13和互连线路14中所包含的焊线的等效电路。第一开关元件Trl和第二开关元件Tr2的集电极电流和栅极电流都流过电感6a和电感6b。当第一开关元件Trl和第二开关元件Tr2正在进行切换时，集电极电流随时间变化，因此在电感6a和电感6b中产生了感应电压。该感应电压叠加在栅极一发射极电压上。
[0056]如果电感6a和电感6b不完全相等，则在电感6a和电感6b中产生的感应电压之间产生了电压差。作为结果，施加到第一开关元件Trl和第二开关元件Tr2的栅极一发射极电压中产生了差别，因此，第一开关元件Trl和第二开关元件Tr2的集电极电流变得不同。
[0057]图5是示出了集电极电流随时间的变化的图。
[0058]图5中的水平轴是时间，而纵轴是集电极电流。图5示出了:在根据参考示例的半导体装置190的等效电路中，在电感3a和电感3b之间、在第一电阻器Rl和第二电阻器R2之间以及在电感6a和电感6b之间存在差别的情况下，集电极电流的电路仿真的计算结果。通常，在第一电阻器Rl和第二电阻器R2中所使用的碳膜电阻或金属膜电阻中，存在大约±10%的容差。与此对应，在电路仿真中，第二电阻器R2的电阻值相对于第一电阻器Rl的电阻值增加了 10%。
[0059]电路仿真条件如下。
[0060]电感3a:5 纳亨(nH)
[0061]电感3b:10 纳亨(nH)
[0062]第一电阻器Rl的电阻值:5欧姆(Ω)
[0063]第二电阻器R2的电阻值:5.5欧姆(Ω)
[0064]电感6a:5 纳亨(nH)
[0065]电感6b:7 纳亨(nH)
[0066]如图5中所示，在半导体装置190的等效电路中，可以看出，在第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流之间产生了的不一致。
[0067]当并联连接的第一开关元件Trl和第二开关元件Tr2的集电极电流之间产生了不一致性时，流过更大的电流量的开关元件中所产生的热量比另一个开关元件中所产生的热量更大。集电极电流的这一不一致性可能对半导体装置190的工作稳定性造成损害。
[0068]图6是示出了集电极电流随时间变化的图。
[0069]图6中的水平轴是时间，纵轴是集电极电流。图6示出了:在根据第三实施例的半导体装置130的等效电路中，在电感3a和电感3b之间、第一电阻器Rl和第二电阻器R2之间以及电感6a和电感6b之间存在差别的情况下，集电极电流的电路仿真的计算结果。电路仿真条件与上文描述的用于半导体装置190的等效电路的电路仿真条件相同。
[0070]如图6中所示，在半导体装置130的等效电路中，可以看出，使第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流相同。[0071]接下来，描述了半导体装置的每个构造的布置。
[0072]图7是示出了第一布置的示意性平面图。
[0073]如图7中所示，第一开关元件Trl和第二开关元件Tr2安装在电路板(第一基板)101上。通过焊料或类似物将第一开关元件Trl的集电极Cl以及第二开关元件Tr2的集电极c2与电路板101上的集电极互连线路图案p2相连。
[0074]第一开关元件Trl的发射极el以及第二开关元件Tr2的发射极e2通过焊线wl和焊线《2与电路板101上的发射极互连线路图案p7相连。所述发射极互连线路图案p7例如沿电路板101的外围形成，以便围绕集电极互连线路图案p2的外侧。
[0075]第一开关元件Trl的栅极gl以及第二开关元件Tr2的栅极g2通过焊线《3和焊线w4与电路板101上的互连线路图案pll相连。栅极互连线路图案pll被布置在第一开关元件Trl和第二开关元件Tr2之间。焊线《3、焊线《4以及栅极互连线路图案pll对应于第三互连线路30。通过在第三互连线路30中包括栅极互连线路图案pll，与第三互连线路30的所有部件都是焊线的情况相比，电感将会减小。
[0076]焊线wl2连接在第一开关元件Trl的发射极el和第二开关元件Tr2的发射极e2之间。焊线wl2对应于第二互连线路20。
[0077]在图7中所示的布置中，通过被提供作为第二互连线路20的焊线wl2而使第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流相同。另外，通过被提供作为第三互连线路30的焊线《3、焊线《4以及栅极互连线路图案pll而使第一开关元件Trl的栅极电流与第二开关元件Tr2的栅极电流相同。
[0078]图8是示出了第二布置的示意性平面图。
[0079]如图8中所示，集电极互连线路图案p2被设置为在电路板101的中部沿一个方向延伸。在集电极互连线路图案P2上对齐地安装第一开关元件Trl和第二开关元件Tr2。第一开关元件Trl的集电极Cl以及第二开关元件Tr2的集电极c2通过焊料或类似物与集电极互连线路图案P2相连。
[0080]发射极互连线路图案p7被设置成基本上与电路板101上的集电极互连线路图案P2平行地延伸。第一开关元件Trl的发射极el以及第二开关元件Tr2的发射极e2通过焊线wl和焊线w2与发射极互连线路图案p7连接。
[0081]栅极互连线路图案pll被设置成基本上与电路板101上的集电极互连线路图案p2平行地延伸。栅极互连线路图案Pll被设置在电路板101上的、在集电极互连线路图案P2的与发射极互连线路图案P7相对的一侧。第一开关元件Trl的栅极gl以及第二开关元件Tr2的栅极g2通过焊线《3和焊线《4与电路板101上的栅极互连线路图案pll相连。焊线《3、焊线《4以及栅极互连线路图案pll对应于第三互连线路30。通过在第三互连线路30中包括栅极互连线路图案pll，与第三互连线路30的所有部件都是焊线的情况相比，电感将会减小。
[0082]发射极互连线路图案p71被设置成基本上与电路板101上的栅极互连线路图案Pll平行地延伸。发射极互连线路图案P71设置在电路板101上、在栅极互连线路图案pll和集电极互连线路图案P2之间。第一开关元件Trl的发射极el以及第二开关元件Tr2的发射极e2通过焊线wll以及焊线w21与电路板101上的发射极互连线路图案p71相连。焊线《11、焊线《21以及发射极互连线路图案p7对应于第二互连线路20。[0083]栅极互连线路图案pll和发射极互连线路图案p71上分别设置有柱PSl和柱PS2。柱PSl以及柱PS2与图中未示出的其它基板或电路相连。
[0084]在图8所示的布置中，通过被提供作为第二互连线路20的焊线《11、焊线《21以及发射极互连线路图案P71而使得第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流相同。另外，通过被提供作为第三互连线路30的焊线《3、焊线《4以及栅极互连线路图案Pll而使第一开关元件Trl的栅极电流与第二开关元件Tr2的栅极电流相同。
[0085]另外，在图8所示的布置中，在第二互连线路20中包括发射极互连线路图案p71，因此，与第二互连线路20的所有部件都是焊线的情况相比，电感将会减小。
[0086]另外，在图8所示的布置中，集电极互连线路图案p2、发射极互连线路图案p7、发射极互连线路图案P71以及栅极互连线路图案pll沿一个方向彼此平行地延伸，因此即使安装有许多开关元件时，使用焊线的互连线路也是简单的。
[0087]图9是示出了第三布置的示意性平面图。
[0088]如图9中所示，栅极互连线路图案pll被设置成在电路板101的中部沿一个方向延伸。另外，发射极互连线路图案P7设置在电路板101上的外侧。另外，集电极互连线路图案P2设置在电路板101中、在栅极互连线路图案pll和发射极互连线路图案p7之间。
[0089]在图9所示的布置中，安装有总共四个开关元件:两个第一开关元件Trl以及两个第二开关元件Tr2。两个第一开关元件Trl的集电极cl以及两个第二开关元件Tr2的集电极c2通过焊料或类似物与电路板101上的集电极互连线路图案p2相连。
[0090]两个第一开关元件Trl的发射极el以及两个第二开关元件Tr2的发射极e2通过焊线wl以及焊线《2与电路板101上的发射极互连线路图案p7相连。
[0091]两个第一开关元件Trl的栅极gl以及两个第二开关元件Tr2的栅极g2通过焊线w3以及焊线w4与电路板101上的栅极互连线路图案pll相连。焊线w3、焊线《4以及栅极互连线路图案Pll对应于第三互连线路30。
[0092]在图9所示的布置中，电路板101上设置有导电构件105。导电构件105是被加工为预定形状的金属板。导电构件105与设置在电路板101中的多个发射极互连线路图案p7电连接。例如，该多个发射极互连线路图案P7中的每个上均设置有图中未示出的柱，导电构件105设置在电路板101上方，而这些柱被布置在导电构件105与电路板101之间。导电构件105对应于第二互连线路20。
[0093]在图9所示的布置中，通过被提供作为第二互连线路20的导电构件105而使第一开关元件Trl的集电极电流与第二开关元件Tr2的集电极电流相同。另外，通过被提供作为第三互连线路30的焊线《3、焊线《4以及栅极互连线路图案pll而使第一开关元件Trl的栅极电流与第二开关元件Tr2的栅极电流相同。另外，通过使用导电构件105作为第二互连线路20，与在第二互连线路20中包括焊线的情况相比，电感将会减小。
[0094]接下来，描述包括壳体的半导体装置。
[0095]图10是示出了包括壳体的半导体装置的示意性透视图。
[0096]图10示意性地示出了包括壳体100的半导体装置200的局部分解视图。
[0097]如图10中所示，半导体装置200包括壳体100。壳体100是具有边缘部分IOOa的盒，所述盒的顶侧具有开口 100b。在壳体100内容纳了电路板101。第一开关元件Trl和第二开关元件Tr2安装在电路板101上。在图10所示的半导体装置200中，在壳体100内容纳了具有图8中所示的布置的电路板101。
[0098]第二基板102被布置在电路板101上方。第二基板102被布置在电路板101的顶侧上从而封闭壳体100的开口 100b。第一互连线路10的一部分设置在第二基板102中。在图10中所示的示例中，提供了第一互连线路10的互连线路11和互连线路12。互连线路11和互连线路12被形成作为在第二基板102上的互连线路图案。
[0099]另外，第二基板102上安装有第一电阻器Rl和第二电阻器R2。第一电阻器Rl和第二电阻器R2例如是表面安装器件(SMD)。第一电阻器Rl连接到第一互连线路11的互连线路图案的中部。第二电阻器R2连接到第二互连线路12的互连线路图案的中部。第一电阻器Rl和第二电阻器R2可以是可变电阻器。在第一电阻器Rl和第二电阻器R2被安装之后，利用可变电阻器，对电阻值进行调节(调节开关速度)。
[0100]第二基板102通过柱PSl和柱PS2与电路板101相连。柱PSl与电路板101的栅极互连线路图案Pll相连。柱PS2与电路板101的发射极互连线路图案p71相连。柱PSl和柱PS2被设置成分别从栅极互连线路图案pll和发射极互连线路图案p71基本上垂直地延伸。
[0101]第二基板102中设置有孔hi和孔h2。孔hi设置在互连线路11的互连线路图案以及互连线路12的互连线路图案中。孔h2设置在互连线路11的互连线路图案以及互连线路12的互连线路图案中的不同位置处。
[0102]当对第二基板102进行布置使得其封闭壳体100的开口 IOOb时，柱PSl被插入到孔hi中，而柱PS2被插入到孔h2中。插入到孔hi中的柱PSl通过焊料或类似物与互连线路11的互连线路图案以及互连线路12的互连线路图案电连接。
[0103]在半导体装置200中，第一互连线路10的一部分被设置在第二基板102中，因此与第一互连线路10的所有部件都形成在电路板101中的情况相比，增加了第一互连线路10的设计的自由度。例如，通过使电路板101侧的配置共同，而使第二基板102侧的配置(第一互连线路10的图案形状以及第一电阻器Rl和第二电阻器R2的电阻值)可变，可以改变半导体装置200的规格。
[0104]另外，在半导体装置200中，第一电阻器Rl和第二电阻器R2被安装在第二基板102上，因此，在半导体装置200的单个封装中，实现了包括开关元件和栅极电阻的配置。
[0105]如前面所述，根据该实施例的半导体装置，可以提高半导体装置的工作稳定性和
可靠性。
[0106]虽然已经描述了某些实施例，但是仅以示例的方式示出这些实施例，而这些实施例并不旨在限制本发明的范围。实际上，本发明所描述的新颖实施例可以以各种其它形式实施；另外，在不偏离本发明的精神的情况下，可以做出以本文描述的实施例的形式的各种省略、替换或改变。所附的权利要求及其等同物旨在覆盖如落入本发明的范围和精神内的如此形式或修改。
【权利要求】
1.一种半导体装置，包括: 第一开关元件，所述第一开关元件包括第一控制端子、第一电极端子以及第一导体端子; 第二开关元件，所述第二开关元件包括第二控制端子、第二电极端子以及第二导体端子; 第一互连线路，所述第一互连线路包括第一端子间互连线路、第二端子间互连线路、第三端子间互连线路以及第四端子间互连线路，所述第一端子间互连线路包括第一电感，所述第一端子间互连线路的第一端与所述第一控制端子相连，所述第二端子间互连线路包括第二电感，所述第二电感与所述第一电感不同，所述第二端子间互连线路的第一端与所述第二控制端子相连，所述第二端子间互连线路的第二端与所述第一端子间互连线路的第二端相连，所述第三端子间互连线路包括第三电感，所述第三端子间互连线路的第一端与所述第一电极端子相连，并且所述第四端子间互连线路包括第四电感，所述第四电感与所述第三电感不同，所述第四端子间互连线路的第一端与所述第二电极端子相连，所述第四端子间互连线路的第二端与所述第三端子间互连线路的第二端相连； 第一电阻器，所述第一电阻器的第一端与所述第一控制端子相连； 第二电阻器，所述第二电阻器的第一端与所述第二控制端子相连，所述第二电阻器的第二端与所述第一电阻器的第二端相连；以及 第二互连线路，所述第二互连线路被设置在所述第一电极端子和所述第二电极端子之间和/或在所述 第一控制端子和所述第二控制端子之间。
2.根据权利要求1所述的半导体装置，还包括第一基板，所述第一开关元件和所述第二开关元件被安装在所述第一基板上，并且 所述第二互连线路包括设置在所述第一基板上的互连线路图案。
3.根据权利要求1所述的半导体装置，其中，所述第二互连线路包括焊线。
4.根据权利要求1所述的半导体装置，其中:所述第一电阻器被设置在所述第一端子间互连线路的所述第一端和所述第二端之间，并且 所述第二电阻器被设置在所述第二端子间互连线路的所述第一端和所述第二端之间。
5.根据权利要求1所述的半导体装置，其中:所述第一开关元件是IGBT，并且 所述第二开关元件是IGBT。
6.根据权利要求1所述的半导体装置，其中:所述第一开关元件包括多个并联连接的IGBT，并且 所述第二开关元件包括多个并联连接的IGBT。
7.根据权利要求1所述的半导体装置，其中:所述第一开关元件是MOSFET，并且 所述第二开关元件是MOSFET。
8.根据权利要求1所述的半导体装置，其中:所述第一开关元件包括多个并联连接的MOSFET，并且 所述第二开关元件包括多个并联连接的MOSFET。
9.根据权利要求1所述的半导体装置，其中:所述第一电阻器是控制所述第一开关元件的开关速度的元件，并且 所述第二电阻器是控制所述第二开关元件的开关速度的元件。
10.根据权利要求2所述的半导体装置，还包括: 设置在所述第一基板上的第一互连线路图案； 设置在所述第一基板上的第二互连线路图案；以及 设置在所述第一基板上的第三互连线路图案，其中 所述第一互连线路图案与所述第一电极端子和所述第二电极端子相连， 所述第二互连线路图案与所述第一导体端子和所述第二导体端子相连，并且 所述第三互连线路图案与所述第一控制端子和所述第二控制端子相连。
11.根据权利要求10所述的半导体装置，其中，所述第一互连线路图案被形成为围绕所述第二互连线路图案的外侧。
12.根据权利要求10所述的半导体装置，其中，所述第一互连线路图案沿所述第一基板的外围形成。
13.根据权利要求10所述的半导体装置，还包括:设置在所述第一电极端子和所述第一互连线路图案之间同时还设置在所述第二电极端子和所述第一互连线路图案之间的第一焊线，并且 所述第二互连线路包括所述第一焊线和所述第一互连线路图案。
14.根据权利要求10所述的半导体装置，还包括:设置在所述第一控制端子和所述第三互连线路图案之间同时还设置在所述第二控制端子和所述第三互连线路图案之间的第二焊线，并且 所述第一互连线路包括所述第二焊线和所述第三互连线路图案。
15.根据权利要求10所述 的半导体装置，其中:所述第一互连线路图案被设置成沿一个方向延伸， 所述第二互连线路图案被设置成与所述第一互连线路图案平行， 所述第三互连线路图案被设置成与所述第二互连线路图案平行，并且 所述第一开关元件与所述第二开关元件在所述第二互连线路图案上沿所述一个方向并直。
16.根据权利要求10所述的半导体装置，还包括:设置在所述第一控制端子和所述第三互连线路图案之间同时还设置在所述第二控制端子和所述第三互连线路图案之间的第二焊线，并且 所述第二互连线路包括所述第二焊线和所述第三互连线路图案。
17.根据权利要求15所述的半导体装置，还包括:设置在所述第一电极端子和所述第一互连线路图案之间同时还设置在所述第二电极端子和所述第一互连线路图案之间的第一焊线，并且 所述第二互连线路包括所述第一焊线和所述第一互连线路图案。
18.根据权利要求2所述的半导体装置，还包括:被设置成与所述第一基板分离的第二基板，并且 所述第一互连线路的一部分被设置在所述第二基板中。
19.根据权利要求18所述的半导体装置，还包括容纳所述第一基板和所述第二基板的壳体。
20.根据权利要求18所述的半导体装置，其中，所述第一电阻器是可变电阻器，并且所述第二电阻器是可变电阻器。
【文档编号】H01L23/48GK103579146SQ201310083762
【公开日】2014年2月12日 申请日期:2013年3月15日 优先权日:2012年7月31日
【发明者】高尾和人 申请人:株式会社东芝