专利名称：一种快恢复二极管frd芯片及其制作方法
技术领域：
本发明涉及半导体器件领域，尤其涉及一种快恢复二极管FRD芯片及其制作方法。
背景技术：
众所周知，IGBT大多数情况下使用在感性负载条件下，需要反并联快恢复二极管(FRD) 一起使用，FRD在IGBT开关状态下提供续流通路，因此该FRD也称续流二极管。然而，基于P-1-N结构的FRD在关断后的反向恢复过程中容易出现电流和电压的振荡现象，特别是在大的关断电流变化率di/dt、大的电路寄生电感、低正向导通电流If及低结温的极端情况下尤为明显。试验表明，采用厚的N-基区或者厚的N缓冲层结构及寿命控制技术，可以改善振荡的情况。但是，FRD的综合性能中的损耗(包括导通损耗与关断损耗)、软恢复特性及反向恢复安全工作区特性相互矛盾，需要优化折中。为了使FRD达到较好的综合性能，最常用的方法是寿命控制技术及阳极/阴极注入效率的控制技术。但寿命控制特别是局部寿命控制技术会导致反向漏电流增大，因此对阳极/阴极注入效率的控制技术的研究日益广泛。目前，大体有三种结构通过阴极注入效率的控制来优化FRD的综合性能。一种结构是采用缓冲层结构(SPT)的FRD，如图1所示，在N+阴极区130’的上方设置了 N型缓冲层150’，减小了 N+阴极区130’的厚度，降低了 N+阴极区130’的电子注入效率，由于N型缓冲层150’的加入，减小了芯片厚度，降低了正向导通压降，但对反向软回复特性方面改进甚小。另外一种结构是基于场电荷抽取(Field Charge Extraction,FCE)的FRD,如图2所示，该结构是在上述SPT结构的基础上，在N+阴极区130’上设置多个P+岛140’(将N+阴极区设置为N+P+相间的结构)，通过控制P+岛140’与N+阴极区130’的面积比例，控制了导通时N+阴极区130’的电子注入效率(通常控制在70% — 80%之间)。在关断时，P+岛140’向N-基区120’注入空穴，维持电流的连续性，从而获得软恢复特性。但是，该结构损失了阴极面积，从而降低了阴极注入效率，增加了正向压降，且在很小的恢复电流下，振荡现象依然存在。还有一种基于背部空穴受控注入(ControlledInjection of Backside Holes,CIBH)的FRD，如图3所示。将P+岛140’从N+阴极区130’移入到N-基区120’内，维持了阴极面积，可以通过N+阴极区130’的掺杂浓度来控制电子的注入效率，同时P+岛140’在关断时向N-基区120’注入空穴，维持电流的连续性，从而获得软恢复特性，此外，通过在靠近背部阴极处设置许多P+型掺杂岛，避免了 NN+结处因高电场而发生雪崩击穿，可以提高FRD的动态稳健性(ruggedness),或者说提高了反向恢复安全工作区特性。但是该结构存在以下缺点，该FRD芯片终端区下方的N+阴极部分的电子注入使得关断时存储电荷的抽取时间较长，关断损耗较大。因FRD芯片的结构与其制作方法密切相关，所以，现有的FRD芯片制作方法也存在 上述缺点。
发明内容
有鉴于此，本发明提供了一种快恢复二极管FRD芯片及其制作方法，以克服上述FRD关断时存储电荷的抽取时间较长，关断损耗较大的技术问题。为了解决上述技术问题，本发明采用了以下技术方案:一种快恢复二极管FRD芯片，所述FRD芯片包括芯片终端保护区，所述芯片终端保护区包括位于所述芯片终端保护区底部的P型掺杂区，所述P型掺杂区与阴极电极接触，且所述P型掺杂区的结深小于N+型阴极区的结深。进一步地，所述P型掺杂区的掺杂浓度与所述N+型阴极区的掺杂浓度相等。进一步地，所述FRD芯片还包括N型缓冲层，所述N型缓冲层位于所述N+型阴极区的上方且与所述N+型阴极区接触。进一步地，所述N型缓冲层延伸至所述芯片终端保护区。进一步地，所述N型缓冲层垂直于所述芯片方向上的边界与位于所述芯片终端保护区的终端保护结构垂直于所述芯片方向上的边界对齐。进一步地，所述FRD芯片还包括芯片有源区，所述芯片有源区包括若干个P型岛，所述P型岛位于FRD阴极端靠近N+型阴极区的位置。进一步地，所述P型岛的中心位于所述N型缓冲层的上边界处进一步地，所述P型岛完全位于所述N型缓冲层内部，且所述P型岛的上边界与所述N型缓冲层的上边界之间的距离为2-5 Pm。一种快恢复二极管FRD芯片的制作方法，所述FRD芯片包括芯片有源区和芯片终端保护区，包括，在所述FRD芯片的第一子表面形成第一注入窗口，通过所述第一注入窗口，对所述芯片进行第一离子的注入；在所述FRD芯片的第二子表面形成第二注入窗口，通过所述第二注入窗口，对所述芯片进行第二离子注入；其中，所述第一子表面至少包括所述芯片有源区的背面表面，所述第二子表面为所述芯片终端保护区的背面的整个表面或其表面的一部分，所述第一子表面和所述第二子表面构成所述芯片背面的表面；对所述第一离子和所述第二离子进行退火、推进，以在所述第一离子所在的区域形成N+型阴极区，所述第二离子所在的区域形成P型掺杂区；其中，所述P型掺杂区与FRD芯片的阴极电极接触，且所述N+阴极区的结深大于所述P型掺杂区的结深；其中，在所述在所述FRD芯片的第一子表面形成第一注入窗口之前或所述对所述第一离子和所述第二离子进行退火、推进之后，还包括，在所述FRD芯片的第三子表面形成第三注入窗口，所述第三子表面为所述芯片有源区的背面表面；通过所述第三注入窗口，对所述芯片进行第三离子的注入，以在所述第三离子所在的区域形成P型岛。进一步地，所述在所述FRD芯片的第一子表面形成第一注入窗口之前，还包括，在所述FRD芯片的第四子表面形成第四注入窗口，通过所述第四注入窗口，对芯片进行第四离子的注入；所述第四子表面至少包括所述芯片有源区的背面表面；对所述第四离子进行退火、推进，以在所述第四离子所在的区域形成N型缓冲层。
进一步地，所述第一离子采用高能离子注入方法。本发明提供的FRD芯片，其终端保护区包括位于其底部的P型掺杂区，该P型掺杂区代替了现有技术中的N+型阴极区。该P型掺杂区在FRD正向导通时，对FRD终端保护区下方的N-基区实现电子的零注入，大大减小了 FRD终端保护区下方的N-基区内的载流子浓度，在FRD关断时，整个N-基区内的载流子抽取速度将会加快，即关断时间得到减小，从而降低了关断损耗。同时，由于耐压发生在芯片阳极端的PN结上，因此本发明的P型掺杂区不会影响至IJ FRD的阻断电压能力；同时，FRD的正向压降主要与芯片有效区内的电导调制效应大小有关，与FRD终端保护区下方的N-基区内的载流子浓度关系不大，因此该P型掺杂区也不会对FRD的正向压降产生什么影响。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是采用SPT的FRD芯片结构示意图；图2是基于FCE的FRD芯片结构示意图；图3是基于CIBH的FRD芯片结构示意图；图4至图6是本发明结构实施例一的FRD芯片结构示意图；图7是本发明实施例二的制作方法流程图；图8 (I)至图8 (6)是本发明实施例二制作FRD芯片的流程中各步骤对应的结构剖面图；图9是本发明实施例三的制作方法流程图；图10 (I)至图10 (6)是本发明实施例三制作FRD芯片的流程中各步骤对应的结构剖面图。
具体实施例方式为了便于本领域技术人员的理解，下面结合附图具体说明所述快恢复二极管FRD芯片的具体结构及其制作方法。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示芯片结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。对于FRD芯片，尤其是高压FRD芯片，终端保护区的面积可占芯片总面积的30%或更多，而终端保护区下方的N-基区部分的载流子对正向导通压降的影响较小，却影响关断时的载流子抽取速度，即增加了开关损耗。如果设法降低这一区域的载流子浓度，既不会对正向导通电压影响太大，也能降低开关损耗。基于该发明构思，本发明发明了一种快恢复二极管FRD芯片及其制作方法。首先详细介绍本发明实施例提供的FRD芯片的结构。结合图4说明本发明提供的FRD芯片的结构。实施例一该FRD芯片的厚度可以为60 ii m 750 ii m,耐压范围可以600V 6500V。制作该FRD芯片的衬底材料可以是Si等常规半导体或者是SiC、GaN等宽禁带半导体。该FRD芯片包括芯片有源区和芯片终端保护区两个区域:该FRD芯片的芯片有源区可以采用现有技术中的芯片有源区的结构，也可以采用如下结构。如图4所示，该芯片有源区从上往下依次是阳极电极100、P型阳极区110、N-基区120、N+型阴极区130及阴极电极101，该有源区还包括若干个P型岛140，该P型岛140位于N-基区120的内部并且靠近FRD阴极端N+型阴极区130的位置。其中，阳极电极100与阴极电极101可以为铝或铜等金属，厚度为3 ii m 50 ii m ;P型阳极区110的掺杂浓度为6E15/cm3 3E17/cm3，结深为5 y m 15 y m ;N_基区的掺杂浓度为8E12/cm3 5E14/cm3,厚度为40 y m 700 u m ;P型岛140的惨杂浓度为3E15/cm3 5E16/cm3,结深为2 ii m 5 ii m,且该P型岛140的宽度为5 y m 10 y m,P型岛140的宽度与相邻两个P型岛140之间的间距之比为20% 40%，确保在反向耐压时P型岛140能够被全部耗尽；N+阴极区130的掺杂浓度为5E18/cm3 lE20/cm3，结深为5 y m 10 y m。该终端保护区从芯片的正面到背面即至图4所示的FRD结构示意图的上面开始往下依次包括:介质层200、终端保护结构210和N+沟道截止环220、N-基区120、P型掺杂区230以及阴极电极101。其中，P型掺杂区230位于FRD芯片终端保护区的底部且与位于芯片终端保护区底部的阴极电极101接触，该P型掺杂区230的结深小于位于N+型阴极区130的结深，两者相差大约为3-5 iim，例如，P型掺杂区230的结深可以为0.5 2 y m。P型掺杂区230的掺杂浓度与N+型阴极区的掺杂浓度可以相等，即为5E18/cm3 lE20/cm3,也可以不相等。为了不降低芯片有源区的N+阴极区的面积，本实施例中，P型掺杂区230宽度不大于芯片终端保护区的宽度。即P型掺杂区230的宽度可以等于芯片终端保护区的宽度，也可以小于芯片终端保护区的宽度。当P型掺杂区230的宽度小于芯片终端保护区的宽度时，P型掺杂区230与N+型阴极区130的界面位于芯片终端保护区内部。P型掺杂区230的存在，实现了芯片导通时芯片终端保护区下方区域的低电子注入，从而使终端保护区下方的载流子浓度低，因此在关断时芯片的N-基区载流子抽取速度更快，缩短了关断时间；同时，由于P型掺杂区230仅位于芯片终端保护区，所以，不会影响正向压降产生影响。在该终端保护区内，介质层200包含了半绝缘多晶娃层(Sem1-1ns U IatingPolysilicon, SIP0S)保护层及钝化保护层等；钝化保护层可以为硼磷硅玻璃(BPSG)、磷硅玻璃(PSB)或硼硅玻璃(BSG)等。终端保护结构210与N+沟道截止环220的参数视具体耐压要求而定；N_基区120与芯片有源区内的N-基区120相同。上述实施例提供的FRD芯片对FRD的阴极的有用电子(FRD芯片的有源区部分的电子)的注入效率不加控制，与普通FRD相同，其电子注入效率仍为100%，从而保证FRD的正向压降不增加。而对FRD的阴极的无用电子(FRD芯片终端保护区部分的电子)的注入效率加以控制，本发明将P型掺杂区230代替现有技术中的位于FRD芯片终端保护区的N+型阴极区130，与普通FRD相比，终端保护区的阴极电子注入效率从100%下降到0%，从而减小了 FRD终端保护区下方的N-基区的载流子浓度，提高了开关速度，降低了关断损耗。另外，在芯片终端保护区下方的靠近FRD阴极电极这一部分结构，没有设置P型岛140，降低了反向漏电流。另外，仅在芯片有源区设置了 P型岛，不会影响N+型阴极区的电子注入效率，即不会增加FRD的导通损耗；在FRD关断时，P型岛向N-基区注入空穴，维持了电流的连续性，从而获得了软恢复特性，同时消除了因为电流不连续而产生的电流及电压的振荡现象。此夕卜，通过多个靠近FRD芯片背部阴极处P+型掺杂岛，避免了 NN+结处因高电场而发生雪崩击穿，提高了反向恢复安全工作区特性。上述提供的FRD芯片结构没有设置N型缓冲层，该FRD芯片结构为穿通结构。为了降低芯片的正向压降，还可以在N+型阴极区130的上方设置N型缓冲层。该N型缓冲层可以仅位于芯片有源区，也可以延伸至芯片终端保护区，且可以延伸至芯片终端保护区的任一位置，直至与芯片终端保护区的边界。为了更好地提高芯片的耐压性能，并进一步减小芯片的厚度，降低芯片的正向导通压降，N型缓冲层优选延伸至芯片终端保护区，且N型缓冲层垂直于芯片方向的边界与芯片终端保护结构210垂直于芯片方向的边界对齐。具有N型缓冲层的FRD芯片的结构示意图如图5所示。图5所示的FRD芯片结构与图4所示的FRD芯片结构只是增加了一层缓冲层150，其他部分与图4所示的FRD结构相同，为了简要起见，此处仅对缓冲层150的位置及结构关系进行说明。该N型缓冲层150位于N+阴极区130的上方且与之接触。如果该N型缓冲层150延伸至芯片终端保护区，该延伸至芯片终端保护区的N型缓冲层150部分位于P型掺杂区230的上方且与之接触。位于芯片有源区的N型缓冲层150部分与位于芯片终端保护区的N型缓冲层150的部分的结深相等。该N型缓冲层150的掺杂浓度比N+阴极区130的掺杂浓度小，大约为5E16/cm3 5E17/cm3,其结深可以为8 u m ~ 15 u m0此时,P型岛140的中心位于N型缓冲层150和N-基区120的界面上，即P型岛的下半部分位于N型缓冲层150的内部，P型岛的上半部分位于N-基区120的内部，如图5所示。此时，P型岛140的掺杂浓度可以低于N型缓冲层150的掺杂浓度，从而确保在反向耐压时P型岛是全部耗尽的，不会对耐压产生影响。当然，N型缓冲层150的结深还可以增加，直至整个P型岛140均被N型缓冲层150所包围，并且N型缓冲层150的上边界还可以超出P型岛140的上边界2-5 Um0图6表示出了 N型缓冲层150包围整个P型岛140的结构。当整个P型岛140均被N型缓冲层150包围时，则需要将P型岛140的掺杂浓度设置较高，高于N型缓冲层150的掺杂浓度，但是P型岛的掺杂浓度也不能过高，过高的掺杂浓度容易产生寄生晶闸管效应。至此为本发明实施例提供的FRD芯片结构。实施例二
下面结合图7至图8 (6)详细介绍本发明实施例提供的FRD芯片的制作方法。图7是本发明实施例提供的快恢复二极管FRD芯片的制作方法流程图。图8 (I)至图8 (6)是本发明实施例制作FRD芯片的流程中各步骤对应的结构剖面图。本发明实施例提供的快恢复二极管FRD芯片的正面可以采用任一常规方法来实现，下面主要介绍FRD芯片背面的制作方法流程。为了方便，图8 (I)至图8 (6)仅画出芯片的靠近芯片背面的部分剖面图，且为了更直观，将芯片翻转180°，即使芯片的背面朝上。该FRD芯片背面的制作方法，包括以下步骤:S701、在FRD芯片的第一子表面形成第一注入窗口，通过所述第一注入窗口，对所述芯片进行第一离子的注入:需要说明的是，FRD芯片包括芯片有源区和芯片终端保护区，此处所述的第一子表面至少包括FRD芯片有源区背面表面，换句话说，第一子表面包括芯片有源区背面的表面，还可以包括芯片终端保护区背面的一部分。具体地，该步骤首先在FRD芯片的背面表面涂覆一层光刻胶或者形成一层氧化层300，并利用光刻工艺或刻蚀工艺形成离子注入窗口，即第一注入窗口，如图8 (I)中所示的第一注入窗口，然后，通过该第一注入窗口，对芯片第一子表面对应的芯片区域进行第一离子注入，以形成FRD芯片的N+型阴极区130，然后去除光刻胶或氧化层300。第一离子的注入优选采用高能离子注入方法，这样可以将掺杂杂质直接注入到目标深度，能够省去后续的退火工艺。S702、在FRD芯片的第二子表面形成第二注入窗口，通过所述第二注入窗口，对所述芯片进行第二离子的注入:需要说明的是，此处所述的第二子表面为所述芯片终端保护区背面的整个表面或其表面的一部分，即第二子表面不大于所述芯片终端保护区背面的表面。其中，第一子表面和第二子表面共同构成了 FRD芯片的背面的表面。具体地，该步骤可以采用与形成第一注入窗口相同的方法在FRD芯片的第二子表面形成第二注入窗口，然后，通过该第二注入窗口，对芯片的第二子表面对应的芯片区域进行第二离子注入，以形成FRD芯片的P型掺杂区230。然后，去除光刻胶或氧化层300。S703、对所述第一离子和所述第二离子进行退火、推进，以在第一离子所在的区域形成N+型阴极区以及在第二离子所在的区域形成P型掺杂区:对注入的第一离子和第二离子进行退火处理，使上述步骤注入的第一离子和第二离子能够达到预定的区域，推进到预定的结深，分别形成N+型阴极区130和P型掺杂区230，如图8 (3)所示。形成的P型掺杂区230的结深小于N+型阴极区130的结深，两者相差大约为3-5 ii m，且P型掺杂区230与FRD芯片的阴极电极101接触。P型掺杂区230的掺杂浓度与N+型阴极区130的掺杂浓度可以相等，即为5E18/cm3 lE20/cm3,也可以不相等。S704、在FRD芯片的第三子表面形成第三注入窗口:需要说明的是，所述的第三子表面为芯片有源区的背面表面。具体地，采用与第一注入窗口或第二注入窗口相同的方法，在FRD芯片的第三子表面形成第三注入窗口，如图8 (4)所示。
S705、对芯片进行第三离子的注入，以在第三离子所在的区域形成P型岛:通过步骤S704形成的第三注入窗口，对芯片第三子表面对应的芯片区域(即芯片有源区)进行第三离子的注入，以在第三离子所在的区域形成P型岛。本步骤可以采用高能离子注入的方法进行第三离子的注入，直接将第三离子注入到预定的位置，如图8 (5)所示。最后，去除光刻胶或氧化层，在400 500°C的温度下，进行退火，将高能离子激活以形成P型岛，如图8 (6)所示。需要说明的是，步骤S704和步骤S705可以看作是P型岛的具体形成步骤。至此，本实施例提供的FRD芯片的制作方法完成。其中，上述实施例二中的步骤S701和步骤S702的执行顺序可以互换，即该制作方法的执行步骤可以先执行步骤S702，再执行步骤S701，其它操作不变。本领域技术人员根据上述实施例的记载，很容易想到先执行步骤S702，再执行步骤S701的技术方案的实施例。为了简要起见，不再对先执行步骤S702，然后执行步骤S701的技术方案的实施例进行详细说明。另外，实施例二是在形成N+掺杂区和P型掺杂区之后，进行了形成P型岛140的操作，即执行步骤S704和步骤S705。实际上，也可以在执行步骤S701之前，执行步骤S704和步骤S705。即先形成P型岛，再形成N+型阴极区和P型掺杂区，该制作方法与上述实施例二只是执行顺序不同，其它操作条件相同，本领域技术人员根据上述记载的内容可以很容易地获知先形成P型岛再形成N+型阴极区和P型掺杂区的技术方案，为了简要起见，在此不再详细描述。上述实施例二制作的FRD芯片不具有N型缓冲层，该FRD芯片为穿通结构。为了降低芯片的正向压降，还可以在N+型阴极区130的上方设置N型缓冲层。该N型缓冲层可以仅位于芯片有源区，也可以延伸至芯片终端保护区，且可以延伸至芯片终端保护区的任一位置，直至与芯片终端保护区的边界。该N型缓冲层的制作可以在形成N+型阴极区之前。即根据上述实施例二的描述，N型缓冲层的制作可以在步骤S701之前。具体地，N型缓冲层的制作可以在形成P型岛的操作之前，还可以在形成P型岛之后，形成N+型阴极区之前。下面以在形成P型岛之后，形成N+型阴极区之前，形成N型缓冲层为例来说明。实施例三结合图9至图10 (6)介绍实施例三的FRD芯片结构的制作方法。S901和S902与实施例二中的步骤S704和S705相同，为了简要起见，在此不再详细描述。步骤S901和S902执行结束后，对应的FRD芯片结构剖面示意图如图10(1)所示。S903、在FRD芯片的第四子表面形成第四注入窗口，通过第四注入窗口，对芯片进行第四离子的注入:首选，需要说明的是，此处所述的第四子表面至少包括芯片有源区的背面表面。第四子表面可以为芯片背面的整个表面，也可以为芯片有源区的背面表面，还可以为芯片有源区的背面表面和一部分芯片终端保护区背面表面。当第四子表面为芯片背面的整个表面时，不需要形成第四注入窗口，直接在芯片背面对应的芯片区域进行第四离子的注入。当第四子表面仅为芯片背面的一部分时，需要形成第四注入窗口，然后再在第四子表面对应的芯片区域进行第四离子的注入，该步骤执行结束后，FRD芯片结构剖面图如图10 (2)所示。S904、对第四离子进行退火、推进，以在第四离子所在的区域形成N型缓冲层:对第四离子进行退火推进，激活第四离子，在预定区域形成N型缓冲层，对应的结构剖面图如图10 (3)所示。S905 S907与实施例二中步骤S701 S703的操作相同，为了简要起见，在此不
再详细描述，详细信息请参阅实施例二。步骤S905执行结束后，FRD芯片结构对应的剖面图如图10 (4)所示。步骤S906执行结束后，FRD芯片结构对应的剖面图如图10 (5)所示。步骤S907执行结束后，FRD芯片结构对应的剖面图如图10 (6)所示。至此，本发明实施例三的FRD芯片制作完成。以上对本发明所提供的快恢复二极管FRD芯片及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种快恢复二极管FRD芯片，所述FRD芯片包括芯片终端保护区，其特征在于，所述芯片终端保护区包括位于所述芯片终端保护区底部的P型掺杂区，所述P型掺杂区与阴极电极接触，且所述P型掺杂区的结深小于N+型阴极区的结深。
2.根据权利要求1所述的FRD芯片，其特征在于，所述P型掺杂区的掺杂浓度与所述N+型阴极区的掺杂浓度相等。
3.根据权利要求1或2所述的FRD芯片，其特征在于，所述FRD芯片还包括N型缓冲层，所述N型缓冲层位于所述N+型阴极区的上方且与所述N+型阴极区接触。
4.根据权利要求3所述的FRD芯片，其特征在于，所述N型缓冲层延伸至所述芯片终端保护区。
5.根据权利要求4所述的FRD芯片，其特征在于，所述N型缓冲层垂直于所述芯片方向上的边界与位于所述芯片终端保护区的终端保护结构垂直于所述芯片方向上的边界对齐。
6.根据权利要求3所述的FRD芯片，其特征在于，所述FRD芯片还包括芯片有源区，所述芯片有源区包括若干个P型岛，所述P型岛位于FRD阴极端靠近N+型阴极区的位置。
7.根据权利要求6所述的FRD芯片，其特征在于，所述P型岛的中心位于所述N型缓冲层的上边界处
8.根据权利要求6所述的FRD芯片，其特征在于，所述P型岛完全位于所述N型缓冲层内部，且所述P型岛的上边界与所述N型缓冲层的上边界之间的距离为2-5 μ m。
9.一种快恢复二极管FRD芯片的制作方法，所述FRD芯片包括芯片有源区和芯片终端保护区，其特征在于，包括， 在所述FRD芯片的第一子表面形成第一注入窗口，通过所述第一注入窗口，对所述芯片进行第一离子的注入；在所述FRD芯片的第二子表面形成第二注入窗口，通过所述第二注入窗口，对所述芯片进行第二离子注入；其中，所述第一子表面至少包括所述芯片有源区的背面表面，所述第二子表面为所述芯片终端保护区的背面的整个表面或其表面的一部分，所述第一子表面和所述第二子表面构成所述芯片背面的表面； 对所述第一离子和所述第二离子进行退火、推进，以在所述第一离子所在的区域形成N+型阴极区，所述第二离子所在的区域形成P型掺杂区；其中，所述P型掺杂区与FRD芯片的阴极电极接触，且所述N+阴极区的结深大于所述P型掺杂区的结深； 其中，在所述在所述FRD芯片的第一子表面形成第一注入窗口之前或所述对所述第一离子和所述第二离子进行退火、推进之后，还包括， 在所述FRD芯片的第三子表面形成第三注入窗口，所述第三子表面为所述芯片有源区的背面表面；通过所述第三注入窗口，对所述芯片进行第三离子的注入，以在所述第三离子所在的区域形成P型岛。
10.根据权利要求9所述的制作方法，其特征在于，所述在所述FRD芯片的第一子表面形成第一注入窗口之前，还包括， 在所述FRD芯片的第四子表面形成第四注入窗口，通过所述第四注入窗口，对芯片进行第四离子的注入；所述第四子表面至少包括所述芯片有源区的背面表面； 对所述第四离子进行退火、推进，以在所述第四离子所在的区域形成N型缓冲层。
11.根据权利要求9或10所述的制作方法，其特征在于，所述第一离子采用高能离子注入方法。
全文摘要
本发明提供了一种快恢复二极管FRD芯片及其制作方法，所述FRD芯片包括芯片终端保护区，所述芯片终端保护区包括位于所述芯片终端保护区底部的P型掺杂区，所述P型掺杂区与阴极电极接触，且所述P型掺杂区的结深小于N+型阴极区的结深。该P型掺杂区在FRD正向导通时，对FRD终端保护区内的N-基区实现电子的零注入，大大减小了FRD终端保护区内的N-基区内的载流子浓度，在FRD关断时，整个N-基区内的载流子抽取速度将会加快，即关断时间得到减小，从而降低了关断损耗。
文档编号H01L29/36GK103208531SQ20131011750
公开日2013年7月17日 申请日期2013年4月7日 优先权日2013年4月7日
发明者刘国友, 覃荣震, 黄建伟 申请人:株洲南车时代电气股份有限公司