屏蔽的共面线的制作方法

本公开内容涉及一种用于在射频集成电路中形成共面波导的方法并且更具体地涉及一种用于形成屏蔽的共面波导的方法。

背景技术：

当前，在射频集成电路(RF)中使用共面波导(CPW)或者更简单地为共面线来在电路的两个元件之间、例如在输出放大器与天线之间传送高频信号。这样的线在使用范围从300MHz到数百GHz的频率的应用中特别盛行。

图1和图2分别在截面图中和在俯视图中图示这样的共面线的结构。集成电路1包括半导体衬底2，该半导体衬底具有在它的表面之一上形成的有源部件。衬底顶上具有其中已经形成共面线的绝缘层3。该线包括形成中心导体并且旨在于接收RF信号的导电轨道4，该导电轨道由位于与轨道4相同的平面中并且形成接地的对称平行导电轨道5和6包围。

这样的共面线由于在线的导电轨道与半导体衬底之间的电容耦合并且由于此衬底的导电率而具有高衰减系数。

图3示出在集成电路的半导体衬底上方布置的共面线的简化等效电路图(已经有意地省略线的具体电感和电阻部件)以及三个特征尺度参数、也就是中心导电轨道4的宽度w、该轨道与接地轨道5和6之间的间距g以及将导电轨道4、5和6从衬底2分离的电介质3的厚度h。中心导电轨道4通过它的侧面与接地轨道5和6电容耦合，该耦合由电容器7和8表示。另外，三个轨道4、5和6具有与半导体衬底2的分别由电容器9、10和11表示的电容耦合。由于衬底导电率，存在经过电容器9、10和11在中心导体4与侧部导体5和6之间的由电阻器12表示的电阻耦合。这样的共面线具有高衰减系数，这限制它的传输性能。

针对给定的使用频率，这样的共面线的尺寸设定由许多约束产生。作为目标的通常为50欧姆的特征阻抗、在轨道与衬底2之间的电介质3的高度h以及该电介质的相对介电常数一起设置中心导体4的宽度与它离侧部导体5和6的间距之比w/g。形成(通常由铜形成的)中心导体和侧部导体的导电材料的电阻率设置该中心导体的最小宽度w并且因此设置间距g。因此侧部导体5和6的宽度也得以确定，其宽度常规地为中心导体宽度的2至3倍。这产生线的总宽度，该总宽度又确定与衬底的电容耦合的幅度和由于衬底导电率所致的电阻损耗的幅度。因此不可能仅通过变化形成共面线的元件的尺度来减少它的衰减系数。

为了减少在半导体衬底上集成的共面线的衰减系数，已经提供(Reyes等人，IEEE Microwave Symposium Digest MTT-S International 1994，1759-1762)通过使用高电阻率衬底来减少电阻损耗。然而此解决方案具有若干缺点。这样的衬底当前通常比标准硅衬底昂贵十倍，并且它们通常涉及到适配有源部件制造步骤，这增加了集成电路制造成本。此外，由于在电介质3中捕获的电荷的存在而在半导体衬底中接近与电介质的界面还保留有具有比衬底高得多的导电率的层。在实践中难以避免这样的电荷的出现、因此即使通过使用高电阻率衬底仍然难以提高在硅上集成的共面线的衰减系数。

如图4中所示，可以通过提供在线与衬底之间的最大距离来部分地最小化由于衬底所致的损耗。此附图示出包括半导体衬底2的集成电路1，该半导体衬底涂有一组金属化级M1至M6，该组当前称为BEOL、即线后端(Back End of Line)。这样的金属化级常规地包括更薄的下金属化级M1至M4以及更厚的上金属化级M5和M6。每级包括导电轨道15和通路16(vias)，这些通路将导电轨道15连接到位于紧接下面的金属化级的导电轨道。已经在上金属化级M6的轨道中形成共面线的中心导体4以及侧部导体5和6。一方面分隔上金属化级M5和M6的以及另一方面将级M4和M5与上金属化级M5和M6的导电轨道分隔的绝缘层的厚度已经相对于标准集成电路的金属化层叠而言被增加，从而最大化在衬底2与共面线之间的电介质3的总高度h。然而这样的方式受当前用于形成金属化级的方法限制并且未能实现大大超过10μm的高度h。也可以增加金属化级数目以增加高度h，但是这增加集成电路的复杂性和成本。

还应当注意，在集成电路上形成的共面线是导电轨道或者邻近晶体管中的能够产生寄生信号的电磁辐射源。因此希望在这样的线周围形成屏蔽结构，在图4中图示其一个实施例。已经示出在接地轨道下面并且在其外围的导电轨道的层叠和通路以及相邻器件，该导电轨道的层叠和通路属于金属化级M1至M5并且在共面线和绝缘体周围形成法拉第笼。也已经示出在下金属化级中形成的并且形成法拉第笼的底部的连续接地平面或者屏蔽平面18。然而，这样的在中心导体4前面的导电平面强烈增加电阻损耗并且因此增加共面线的衰减系数。

最后应当注意，鉴于当前晶体管的亚微米尺寸和小型化电路的趋势，上文描述的共面线是大块结构。这样的线实际上当前具有大于50μm的宽度和若干毫米的长度。为了减少专用于这些线的有源区域的表面，已经提供在集成电路的后表面上以形成它们并且通过当前称为TSV(贯穿硅通路，即Through Silicon Vias)的贯穿导电连接将它们连接到前表面有源部件。这样的线然后形成在导电轨道的、形成于后表面上并且当前被称为RDL(再分布层，即Re-Distribution Layers)的部分中。

然而在集成电路的后表面上形成的共面线在由于衬底导电率所致的损耗方面具有与在前表面所形成的共面线相同的缺点。另外由于金属化级数目一般在后表面(RDL)比在前表面(BEOL)更小，所以更难以提供与在前表面一样大的、从线到衬底的距离。

技术实现要素：

本公开内容的一个实施例是一种用于在集成电路的后表面上制造具有低衰减系数的、屏蔽的共面线的低成本方法。

一个实施例提供一种用于在半导体衬底中制造包括贯穿通路和共面线的集成电路的方法，该方法包括以下步骤：

a)在半导体衬底的前表面的顶侧和内侧上形成有源部件和包括在绝缘部分中形成的导电部分的一组前金属化级；

b)从衬底的后表面同时蚀刻第一贯穿通孔和穿过衬底的高度的至少50％的第二孔；

c)用导电材料涂覆第一孔的和第二孔的壁和底部；

d)用绝缘填充材料填充第一和第二孔；并且

e)在第二孔前面并且与第二孔平行地形成在衬底的后表面上延伸的共面线，从而共面线的侧部导体电连接到涂覆第二孔的壁的导电材料。

根据一个实施例，共面线的中心导体形成于所述绝缘填充材料前面，并且此中心导体的宽度小于第二孔的宽度。

根据一个实施例，在步骤c)之前执行以下步骤：

-用绝缘层涂覆衬底的后表面、第一和第二孔的壁和底部；并且

-从第一孔的底部去除所述绝缘层。

根据一个实施例，第二孔彻底穿过衬底并且向所述一组前金属化级的绝缘部分中显露。

根据一个实施例，至少两个后金属化级形成于衬底的后表面上，第一后金属化级在步骤c)期间被形成。

根据一个实施例，共面线的侧部导体形成于第一后金属化级中，并且共面线的中心导体形成于后金属化级的上级中。

根据一个实施例，共面线的中心导体和侧部导体形成于后金属化级的上级中。

根据一个实施例，导电材料包含铜。

根据一个实施例，绝缘材料是小介电常数的聚合物。

一个实施例提供一种集成电路，该集成电路在半导体衬底的后表面上包括共面线，共面线形成于在所述表面中形成的第二孔前面并且与第二孔平行并且穿过衬底的高度的近似50％，其中第二孔的壁和底部加衬有导电材料，并且第二孔由绝缘填充材料填充，并且其中共面线的侧部导体电连接到对第二孔壁加衬的所述导电材料。

根据一个实施例，共面线的中心导体形成于所述绝缘填充材料前面，并且此中心导体的宽度小于第二孔的宽度。

根据一个实施例，第二孔彻底穿过衬底。

根据一个实施例，绝缘层在衬底与导电材料之间布置于第二孔中和后表面上。

将结合附图在具体实施例的下文非限制性的描述中详细讨论前述和其它特征以及优点。

附图说明

图1和图2(如前所述)分别是包括共面线的集成电路的截面图和俯视图；

图3(如前所述)是图1的共面线的截面图并且图示它的等效电路图；

图4(如前所述)是包括共面线的集成电路的截面图；

图5A至5C是图示共面线的一个实施例的制造步骤的截面图；

图6是图5C的共面结构的俯视图；并且

图7是图示共面线的一个备选实施例的截面图。

具体实施方式

为了清楚，已经在不同附图中用相同标号表示相同单元，并且另外如在集成电路的表示中常见的那样，各种附图未按比例。

图5A至5C是图示包括线的集成电路100的一个实施例的制造步骤的集成电路100的截面图。

在图5A中所示步骤，集成电路包括半导体衬底101，在该半导体衬底的前表面102的顶侧和内侧已经形成例如晶体管的有源部件103。前表面102涂有包括在例如由氧化硅和氮化硅形成的绝缘部分104中形成的例如由铜制成的导电部分的一组前金属化级。这一组金属化级包括由接触106电连接到有源部件103的第一金属化级105。已经打薄衬底101以具有范围从50至300μm的厚度。

如截面图中所示，已经从衬底101的后表面107蚀刻它以形成第一孔111和沟槽或者第二孔112。第一孔111具有例如比打薄的衬底101的厚度小2至3倍的直径。第二孔112具有与第一孔的宽度基本上相等的宽度并且基本上在待形成的共面线的整个高度内延伸。在此例中，第一孔111和第二孔112彻底穿过衬底以到达在没有有源部件的区域中的半导体衬底的前表面102。然后已经继续蚀刻，并且已经去除绝缘层104的覆盖衬底的前表面的部分，从而第一孔111在第一金属化级的导电部分105上显露。第二孔112向绝缘层104的未包括导电元件的部分中显露。根据一种变化，第二孔112也可以在金属化级105的导电部分上显露。

在图5B中所示步骤，在衬底的后表面107上沉积绝缘材料层115、例如1μm的氧化硅层。然后从孔的底部蚀刻该层、但是将该层保留在孔壁上以及在后表面107上。然后已经在衬底的后表面107上、在第二孔112的壁上和底部以及在第一孔111的壁上和底部沉积导电材料层116、例如3μm电沉积铜层。导电层116的沉积可以包括在电沉积步骤之前沉积扩散阻挡层和键合层。

然后已经在衬底的后表面107上蚀刻导电层116以形成第一后金属化级。已经在第一孔111周围保留层116的部分以形成裙部117。对第一孔111的壁加衬的导电层116与前金属化级的导电部分105和后金属化网络的裙部117接触、因此形成电导电贯穿连接(TSV)。也已经在第二孔112的任一侧上保留层116的部分以形成对称并且与第二孔112平行的两个导电轨道118和119。

最终已经用小介电常数的绝缘材料120，例如聚硅氧烷型聚合物(诸如SiNR)来填充第一孔111和第二孔112，该绝缘材料120例如通过冷轧或者通过旋涂沉积在衬底的后表面上、并且然后交联。

在图5C中，已经在衬底的后表面上形成第二金属化级，该金属化级在绝缘层121中包括由通路122连接到第一金属化级的导电轨道的导电轨道123。该第二金属化级在第二孔112上方包括由并行对称导电轨道125和126包围的导电轨道124，这些导电轨道分别形成共面线的中心导体和侧部导体。侧部轨道125和126由通路127和128电连接到在第二孔112的任一侧上布置的轨道118和119。在第二孔112上方布置中心轨道124。根据一个备选实施例，绝缘层121可以包括已经用来填充第一孔111和第二孔112的绝缘材料120的一部分，该部分将会在衬底的后表面上保留。

导电轨道116(该导电轨道涂覆第二孔的底部和壁并且形成与第二孔邻接的轨道118和119)、通路127和128以及侧部接地轨道125和126被电接地并且形成相对于衬底和在它的表面上形成的有源部件以及相对于后金属化级的导电轨道的对线124的完全电磁屏蔽。

共面线的中心导体位于深度(＞50μm)和宽度二者可与导体宽度比较的孔上方，这一个孔由低介电常数的电介质填充，这样的线抑制图3中所示类型的传输损耗。本发明人已经针对在标准电阻率(15欧姆-厘米)的硅衬底上形成的这样的线测得0.26dB/mm的衰减系数、也就是比针对在高电阻率的硅衬底上形成的常规共面线测量的衰减系数小两倍。

图6是电路5C的俯视图，该俯视图图示第一孔111中的贯穿通路的和在第二孔112上方的共面线的布局例子。已经在附图的左侧示出共面线的在用于填充第二孔的电介质材料120上方布置的并且在两侧上由侧部接地轨道125和126包围的中心导电轨道124。已经在附图的右侧示出形成贯穿连接的金属化的第一孔111，该第一孔被提供有其裙部117并且由填充材料120填充。如图所示，裙部117包括延伸部117’，该延伸部具有由未示出的通路122连接到延伸部117’的轨道123。

图7是集成电路的截面图，该截面图示出诸如上面描述的共面线的一个备选实施例。在此变化中，形成共面线的屏蔽的第二孔未彻底穿过衬底，因此可以提供它以在衬底的位于第二孔上方的上表面部分中形成有源部件203。可以仅通过调整第二孔宽度来获得第二孔深度的此类修改而不修改共面线制造步骤。

实际上已知，就用来蚀刻孔和深沟槽的多数蚀刻方法并且尤其是当前称为RIE(反应离子蚀刻)的蚀刻方法而言，蚀刻速度是开口的宽度的函数，窄开口比更宽开口蚀刻更慢。通过利用这一效果，有可能为第二孔112比为第一孔111选择更小宽度，从而通过适配蚀刻时间，第一孔111向第一前金属化级的导电轨道105中显露，而在第二孔112的底部与衬底的上表面102之间保留有5至10μm的半导体衬底，这使得能够在其中形成有源部件。

已经通过使用与用来形成在第一孔111中的贯穿连接和在集成电路的后表面上的金属化级的制造步骤相同的制造步骤、也就是通过简单和廉价方法来形成刚才已经结合图5至7所描述的共面线。

在第二孔112前面形成具有比它自己的宽度大得多的宽度的中心导体124。此第二孔由低介电常数的电介质材料120填充，这抑制由于衬底所致的任何电阻损耗并且提供很低的衰减系数。

涂覆第二孔壁并且形成侧部轨道118和119的导电层116与它由通路127和128电连接到的侧部导体125和126一起形成相对于在衬底的前表面侧上所形成的有源部件和导电轨道以及相对于在衬底的后表面上所形成的相邻导电轨道的对线124的电磁屏蔽。

已经描述本公开内容的具体实施例。本领域技术人员将想到各种变更和修改。具体而言，已经描述了用聚合物材料填充通路和孔。任何其它适当材料将是可能的。也有可能形成共面线而未形成导电轨道125和126、导电轨道118和119，这些导电轨道发挥线的侧部导体的作用。如果相对于衬底的后表面下陷填充材料120，从而在第二后金属化级中形成的导体124基本上在与沟槽旁边伸展的并且在第一后金属化级中形成的导电轨道118和119的平面中，则这是可能的。虽然已经描述在它的衬底的后表面上包括两个金属化级的集成电路，但是本公开内容当然不限于此例子，并且将在本领域技术人员的能力内使它适应更大数目的金属化级。

这样的变更、修改和改进旨在于是本公开内容的部分并且旨在于在本公开内容的精神和范围内。因而前文描述仅为举例而并非旨在于限制。

可以组合上述各种实施例以提供更多实施例。可以按照上文详述的描述对实施例进行这些和其它改变。一般而言，在所附权利要求中，不应解释使用的术语使权利要求限于在说明书和权利要求中公开的具体实施例、但是应当解释这些术语包括所有可能实施例以及这样的权利要求应有的等效含义的完全范围。因而权利要求不受公开内容限制。