Ldmos器件及其形成方法
【专利摘要】一种LDMOS器件及其形成方法，LDMOS器件包括：半导体衬底，位于半导体衬底内的阱区；位于阱区内的漂移区，漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的浅沟槽隔离结构，浅沟槽隔离结构的深度小于漂移区的深度；位于浅沟槽隔离结构底部的掺杂层，所述掺杂层的掺杂类型与漂移区的掺杂类型相反；位于半导体衬底上的栅极结构，所述栅极结构的一端延伸至阱区上方，栅极结构的另一端延伸至浅沟槽隔离结构的上方；位于栅极结构一侧的阱区内的源区，位于栅极结构另一侧的漂移区内的漏区。保持LDMOS器件击穿电压不变的同时提高驱动电流。
【专利说明】LDMOS器件及其形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种LDMOS器件及其形成方法。
【背景技术】
[0002]功率场效应管主要包括垂直双扩散场效应管VDMOS (Vertical Double-DiffusedMOSFET)和横向双扩散场效应管LDMOS (Lateral Double-Diffused M0SFET)两种类型。其中，相较于垂直双扩散场效应管VDM0S，横向双扩散场效应管LDMOS具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。
[0003]驱动电流(1n)和击穿电压BV (Breakdown Voltage)是衡量LDMOS器件性能的两个重要参数。其中，驱动电流是指在器件工作时，从漏到源的电流；而击穿电压是指器件被击穿前，其指定端的最高瞬间的极限电压值。
[0004]现有技术中，一种常规的N型LDMOS器件结构如图1所示，包括:半导体衬底(图中未示出)，位于半导体衬底中的P阱100 ;位于P阱100内的N型漂移区101 ;位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长LDMOS器件导通的路径，以增大LDMOS器件的击穿电压；位于半导体衬底上的栅极105，所述栅极横跨所述P阱和N型漂移区101，并部分位于浅沟槽隔离结构104上；位于栅极105 —侧的P阱内的源区102，和位于栅极105的另一侧的N型漂移区内的漏区103，源区102和漏区103的掺杂类型为N型。
[0005]较大的击穿电压和较大的驱动电流使得的LDMOS器件具有较好的开关特性以及更强的驱动能力，但是现有的LDMOS器件难以同时满足上述两个条件。
【发明内容】
[0006]本发明解决的问题是在保持LDMOS器件的击穿电压不变的同时如何提高LDMOS器件的驱动电流。
[0007]为解决上述问题，本发明技术方案提供了一种LDMOS器件的形成方法，包括:提供半导体衬底，在所述半导体衬底内形成阱区；在所述阱区内形成凹槽；在所述阱区内形成漂移区，漂移区包围所述凹槽，漂移区的掺杂类型与阱区的掺杂类型相反；在所述凹槽的底部形成掺杂层，所述掺杂层的掺杂类型与漂移区的掺杂类型相反；在凹槽内填充满隔离材料，形成浅沟槽隔离结构，隔离材料覆盖所述掺杂层；在所述半导体衬底上形成栅极结构，所述栅极结构的一端延伸至阱区上方，栅极结构的另一端延伸至浅沟槽隔离结构的上方；在栅极结构一侧的阱区内形成源区，在栅极结构另一侧的漂移区内形成漏区。
[0008]可选的，所述掺杂层的材料与半导体衬底的材料相同。
[0009]可选的，所述掺杂层的厚度为I?50纳米，所述掺杂层的材料为硅。
[0010]可选的，所述阱区的掺杂类型为P型，漂移区的掺杂类型为N型，掺杂层的掺杂类型为P型。
[0011]可选的，所述掺杂层中掺杂的杂质离子为硼离子、镓离子或铟离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0012]可选的，所述阱区的掺杂类型为N型，漂移区的掺杂类型为P型，掺杂层的掺杂类型为N型。
[0013]可选的，所述掺杂层中掺杂的杂质离子为磷离子、砷离子或锑离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0014]可选的，所述凹槽的形成过程为:在所述半导体衬底上形成掩膜层，所述掩膜层具有暴露半导体衬底表面的开口 ；沿开口刻蚀所述半导体衬底，形成凹槽。
[0015]可选的，还包括:对凹槽的底部顶角进行圆弧化。
[0016]可选的，进行圆弧化的具体过程为:对凹槽侧壁进行热氧化，形成氧化层；去除所述氧化层。
[0017]可选的，所述漂移区的杂质离子掺杂浓度为lE15atom/cm3?lE19atom/cm3,讲区的杂质离子惨杂浓度为lE15atom/cm3?lE19atom/cm3。
[0018]本发明技术方案还提供了一种LDMOS器件，包括:半导体衬底，位于半导体衬底内的阱区；位于阱区内的漂移区，漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的浅沟槽隔离结构，浅沟槽隔离结构的深度小于漂移区的深度；位于浅沟槽隔离结构底部的掺杂层，所述掺杂层的掺杂类型与漂移区的掺杂类型相反；位于半导体衬底上的栅极结构，所述栅极结构的一端延伸至阱区上方，栅极结构的另一端延伸至浅沟槽隔离结构的上方；位于栅极结构一侧的阱区内的源区，位于栅极结构另一侧的漂移区内的漏区。
[0019]可选的，所述掺杂层的材料与半导体衬底的材料相同。
[0020]可选的，所述掺杂层的材料为硅，所述掺杂层的厚度为I?50纳米。
[0021]可选的，所述阱区的掺杂类型为P型，漂移区的掺杂类型为N型，掺杂层的掺杂类型为P型。
[0022]可选的，所述掺杂层中掺杂的杂质离子为硼离子、镓离子或铟离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0023]可选的，所述阱区的掺杂类型为N型，漂移区的掺杂类型为P型，掺杂层的掺杂类型为N型。
[0024]可选的，所述掺杂层中掺杂的杂质离子为磷离子、砷离子或锑离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0025]与现有技术相比，本发明的技术方案具有以下优点:
[0026]本发明的LDMOS器件的形成方法，在浅沟槽隔离结构的底部形成掺杂层，掺杂层的掺杂类型与漂移层的掺杂类型相反，掺杂层的掺杂类型与阱区的掺杂类型相同，因此在LDMOS器件工作时，掺杂层与漂移层之间会形成耗尽层，漂移层与阱区之间也会形成耗尽层，耗尽层的存在使得浅沟槽隔离结构下方的导电通道变宽(浅沟槽隔离结构下方导电通道包括:浅沟槽隔离结构下方漂移层、掺杂层与漂移层之间形成的耗尽层、以及漂移层与阱区之间形成的耗尽层)，即使得浅沟槽隔离结构下方的等效电阻变小或等效的离子掺杂浓度变大，从而使得LDMOS器件源区和漏区之间的驱动电流变大，而保持LDMOS器件的击穿电压不变或变化很小。
[0027]进一步，掺杂层的材料与半导体衬底的材料相同，本实施例中，所述掺杂层的材料为硅，容易在掺杂层和漂移区之间形成耗尽层。
[0028]进一步，所述掺杂层的形成工艺为原位掺杂选择外延工艺，相比于离子注入掺杂，采用原位掺杂工艺形成的掺杂层中掺杂的离子较为均匀和单一，并且掺杂的离子向外不会向漂移层中扩散或扩散较少，能使掺杂层中离子保持较高的浓度，并不会影响漂移层的导电性能。
[0029]进一步，对凹槽的底部的顶角进行圆弧化，在凹槽的底部形成掺杂层后，圆弧化的顶角能有效的防止电荷的积聚，降低顶角处的点电压，当LDMOS器件工作时，有利于掺杂层和漂移层之间形成均匀分布的耗尽层。
[0030]本发明的LDMOS器件在保持LDMOS器件的击穿电压不变或变化很小的同时，具有较大的驱动电流。
【专利附图】
【附图说明】
[0031]图1为现有技术LDMOS器件的剖面结构示意图；
[0032]图2?图8为本发明实施例LDMOS器件形成过程的结构示意图。
【具体实施方式】
[0033]请参考图1，现有的LDMOS器件的制作中，为了使LDMOS器件具有较高的击穿电压，其中一种方式是在N型漂移区101中形成浅沟槽隔离结构104，另外一种方式是减小N型漂移区101的掺杂浓度(或者采用低浓度的掺杂)，但是上述两种方式均会使得LDMOS器件的源区102和漏区103之间的导通电阻(等效导通电阻)增大，LDMOS器件工作时，在源区102和漏区103施加一定的工作电压时，源区102和漏区103之间的驱动电路会减小，S卩，上述方法在提高LDMOS器件的驱动电压时，同一源漏工作电压下的LDMOS器件的驱动电流会相应的减小，这样不利于LDMOS器件驱动性能的提高。
[0034]为此，本发明提出了一种LDMOS器件及其形成方法，在浅沟槽隔离结构的底部形成掺杂层，掺杂层的存在使得LDMOS器件源区和漏区之间的驱动电流变大，而保持LDMOS器件的击穿电压不变或变化很小。
[0035]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0036]图2?图8为本发明实施例LDMOS器件形成过程的剖面结构示意图。
[0037]首先，请参考图2，提供半导体衬底200，在所述半导体衬底200内形成阱区201。
[0038]所述半导体衬底200作为后续形成LDMOS器件的平台，所述半导体衬底200的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(S0I)，绝缘体上锗(G0I);或者还可以为其它的材料，例如砷化镓等II1- V族化合物。本实施中，所述半导体衬底200的材料为硅。
[0039]所述阱区201通过阱注入工艺形成，当待形成的LDMOS器件为N型时，所述阱区201为P阱，阱区201内的掺杂有P型杂质离子，包括:硼离子、镓离子或铟离子中的一种或几种；当待形成的LDMOS器件为P型时，所述阱区201为N阱，阱区201内的掺杂有N型杂质离子，包括:磷离子、砷离子或锑离子中的一种或几种。本实施例中当待形成的LDMOS器件为N型时，所述阱区201为P阱。所述阱区201掺杂离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0040]接着，请参考图3，在所述半导体衬底200上形成掩膜层202，所述掩膜层中具有暴露阱区201表面的开口 ；以所述掩膜层202为掩膜，沿开口刻蚀所述阱区201 (或者半导体衬底200)，在所述阱区201内形成凹槽203，凹槽203的深度小于阱区201的深度。
[0041]所述掩膜层202的材料可以为氧化硅、氮化硅或其他合适的材料，在掩膜层202中形成开口之前，在掩膜层上形成图形化的光刻胶，在形成凹槽203后，可以采用等离子体灰化工艺去除该图形化的光刻胶。本实施例中，所述掩膜层202的材料为氧化硅。
[0042]所述凹槽203为“U”型凹槽，即凹槽203的开口的宽度大于底部的宽度，后续再凹槽203中填充隔离层时，防止隔离材料的堆积而堵塞凹槽203的开口，并且有利于后续对凹槽203底部顶角的圆弧化。
[0043]刻蚀阱区201形成凹槽203的工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的源功率为800?1300W，偏置功率为200?400W，刻蚀腔压力为5?40mtorr，刻蚀气体为HBhSFf^PHh具体的实施例中，通过调节偏置功率的大小，可以得到不同倾斜角度的凹槽侧壁。
[0044]在形成凹槽203后，还包括:对所述凹槽203的侧壁和底部进行热氧化，形成氧化层(图中未示出)；然后去除所述氧化层，使所述凹槽203底部的顶角圆弧化。
[0045]本实施中，对凹槽203的侧壁和底部进行热氧化，然后去除氧化层的工艺不仅可以使凹槽203底部的顶角圆弧化，而且可以修复凹槽203形成过程中，凹槽203的侧壁和底部的损伤。
[0046]对凹槽203的底部的顶角进行圆弧化的目的是，后续在凹槽203的底部形成掺杂层后，圆弧化的顶角能有效的防止电荷的积聚，降低顶角处的点电压，当LDMOS器件工作时，有利于掺杂层和漂移层之间形成均匀分布的耗尽层。
[0047]本实施例中，所述氧化层可以在后续进行漂移区离子注入之后去除，氧化层可以作为漂移区离子的保护层，防止漂移区离子对凹槽203的侧壁和底部的损伤。
[0048]需要说明的是，在本发明的其他实施例中，可以先在阱区内形成漂移区，然后再漂移区内形成凹槽。
[0049]接着，参考图4，在所述阱区201内形成漂移区204，漂移区204包围所述凹槽203，漂移区204的掺杂类型与阱区201的掺杂类型相反。
[0050]形成漂移区204的工艺为漂移区离子注入，在离子注入之前，在所述掩膜层202上形成光刻胶掩膜，以定义出离子注入的区域。
[0051 ] 本实施例中，待形成的LDMOS器件为N型时，所述阱区201为P阱，所述漂移区204的掺杂类型为N型，漂移区204掺杂有N型杂质离子，包括:磷离子、砷离子或锑离子中的一种或几种。
[0052]在本发明的其他实施例中，待形成的LDMOS器件为P型时，所述阱区201为N阱，所述漂移区204的掺杂类型为P型，漂移区204掺杂有P型杂质离子，包括:硼离子、镓离子或铟离子中的一种或几种。
[0053]漂移区204中惨杂离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0054]接着，请参考图5，在所述凹槽203的底部形成掺杂层205，所述掺杂层205的掺杂类型与漂移区204的掺杂类型相反。
[0055]掺杂层205的材料与半导体衬底200的材料相同，本实施例中，所述掺杂层205的材料为硅，容易在掺杂层205和漂移区204之间形成耗尽层。
[0056]本实施例，待形成的LDMOS器件为N型时，漂移区204的掺杂类型为N型，掺杂层205的掺杂类型为P型，掺杂层205中掺杂的杂质离子为硼离子、镓离子或铟离子中的一种或几种。
[0057]本发明的其他实施例中，待形成的LDMOS器件为P型时，漂移区204的掺杂类型为P型，掺杂层205的掺杂类型为N型，掺杂层205中掺杂的杂质离子为磷离子、砷离子或锑离子中的一种或几种。
[0058]所述掺杂层205的形成工艺为原位掺杂选择外延工艺，相比于离子注入掺杂，采用原位掺杂工艺形成的掺杂层205中掺杂的离子较为均匀和单一，并且掺杂的离子向外不会向漂移层204中扩散或扩散较少，能使掺杂层205中离子保持较高的浓度，并不会影响漂移层204的导电性能。
[0059]原位掺杂选择性外延沉积工艺的温度是600?1100摄氏度，压强I?500托，硅源气体是SiH4或DCS，锗源气体是GeH4,选择性气体气体为HCl或氯气，载气为氢气，杂质源气体为B2H6或BF3、PH3* AsH3等，其中硅源气体、锗源气体、HCl的流量均为I?lOOOsccm，氢气的流量是0.1?50slm。
[0060]通过在凹槽203的底部形成掺杂层205，由于掺杂层205的掺杂类型与漂移区204的掺杂类型相反，后续形成的LDMOS器件在工作时，掺杂层205与漂移区204之间会形成耗尽层(比如N型的LDMOS器件，在工作时，漂移区204内的漏区施加高电压，漂移区204的电平为高电平，掺杂层205上未施加电压，掺杂层205的电平为低电平，掺杂层205与漂移区204之间会形成耗尽层)，耗尽层205的存在使得凹槽203下方(或者后续形成的浅沟槽隔离结构下方)的导电通道变宽(浅沟槽隔离结构下方导电通道包括:浅沟槽隔离结构下方漂移层、掺杂层205与漂移层204之间形成的耗尽层、以及漂移层与阱区之间形成的耗尽层)，也即是使得凹槽203下方(或者后续形成的浅沟槽隔离结构下方)的等效电阻变小或等效的离子掺杂浓度变大，从而使得LDMOS器件源区和漏区之间的驱动电流变大，而保持LDMOS器件的击穿电压不变或变化很小。
[0061]掺杂层205中掺杂的杂质离子的浓度与漂移层中掺杂的杂质离子的浓度相近或相等。掺杂层205中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3,掺杂层的后续为I?50纳米，使得掺杂层205与漂移层204更容易和更快的形成耗尽层，有利于提高LDMOS器件源区和漏区之间的驱动电流。
[0062]需要说明的是，在形成掺杂层205时，会有部分掺杂层材料形成在凹槽203的侧壁。
[0063]接着，参考图6，在所述凹槽203内(参考图5)填充满隔离材料，形成浅沟槽隔离结构206，隔离材料覆盖所述掺杂层205。
[0064]浅沟槽隔离结构206形成的具体过程为:首先形成覆盖所述掩膜层202和掺杂层205的隔离材料层，隔离材料层填充满凹槽203 ;然后化学机械研磨所述隔离材料层和掩膜层202，以半导体衬底200表面为停止层，形成浅沟槽隔离结构206。
[0065]所述浅沟槽隔离结构206的材料可以为氧化硅、氮化硅等。
[0066]然后，请参考图7，在所述半导体衬底200上形成栅极结构209，所述栅极结构横跨阱区200和漂移区204，所述栅极结构209的一端延伸至阱区201上方，栅极结构209的另一端延伸至浅沟槽隔离结构206的上方。
[0067]所述栅极结构209包括位于半导体衬底200上的栅介质层207、位于栅介质层上的栅电极208、以及位于栅介质层207和栅电极208两侧侧壁的侧墙(图中未示出)。
[0068]所述栅介质层207材料可以为氧化硅、栅电极208栅电极208可以为多晶硅；所述栅介质层207材料可以为高介电常数材料、栅电极208栅电极208可以为金属。
[0069]最后，请参考图8，在栅极结构209 —侧的阱区201内形成源区211，在栅极结构209另一侧的漂移区204内形成漏区210。
[0070]源区211和漏区210的形成工艺为源漏离子注入，源区211和漏区210掺杂类型与阱区201的掺杂类型相反。
[0071]所述阱区201内还形成有第二掺杂区(图中未示出)，第二掺杂区的掺杂类型与阱区201的掺杂类型相同，用于连接源极电压使半导体衬底接地。
[0072]上述方法形成的LDMOS器件，请参考图8，包括:
[0073]半导体衬底200，位于半导体衬底200内的阱区201 ；
[0074]位于阱区201内的漂移区204，漂移区204的掺杂类型与阱区201的掺杂类型相反；
[0075]位于漂移区204内的浅沟槽隔离结构206，浅沟槽隔离结构206的深度小于漂移区204的深度；
[0076]位于浅沟槽隔离结构206底部的掺杂层205，所述掺杂层的掺杂类型与漂移区的掺杂类型相反；
[0077]位于半导体衬底上的栅极结构209，所述栅极结构209的一端延伸至阱区201上方，栅极结构209的另一端延伸至浅沟槽隔离结构206的上方；
[0078]位于栅极结构209 —侧的阱区201内的源区211，位于栅极结构209另一侧的漂移区204内的漏区210。
[0079]所述掺杂层205的材料为娃。
[0080]所述掺杂层205的厚度为I?50纳米。
[0081]所述阱区201的掺杂类型为P型，漂移区204的掺杂类型为N型，掺杂层205的掺杂类型为P型，所述掺杂层205中掺杂的杂质离子为硼离子、镓离子或铟离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0082]所述阱区201的掺杂类型为N型，漂移区204的掺杂类型为P型，掺杂层205的掺杂类型为N型，所述掺杂层205中掺杂的杂质离子为磷离子、砷离子或锑离子，掺杂层205中惨杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
[0083]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种LDMOS器件的形成方法，其特征在于，包括: 提供半导体衬底，在所述半导体衬底内形成阱区； 在所述阱区内形成凹槽； 在所述阱区内形成漂移区，漂移区包围所述凹槽，漂移区的掺杂类型与阱区的掺杂类型相反； 在所述凹槽的底部形成掺杂层，所述掺杂层的掺杂类型与漂移区的掺杂类型相反； 在凹槽内填充满隔离材料，形成浅沟槽隔离结构，隔离材料覆盖所述掺杂层； 在所述半导体衬底上形成栅极结构，所述栅极结构的一端延伸至阱区上方，栅极结构的另一端延伸至浅沟槽隔离结构的上方； 在栅极结构一侧的阱区内形成源区，在栅极结构另一侧的漂移区内形成漏区。
2.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述掺杂层的材料与半导体衬底的材料相同。
3.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述掺杂层的材料为硅，所述掺杂层的厚度为I?50纳米。
4.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述阱区的掺杂类型为P型，漂移区的掺杂类型为N型，掺杂层的掺杂类型为P型。
5.如权利要求4所述的LDMOS器件的形成方法，其特征在于，所述掺杂层中掺杂的杂质离子为硼离子、镓离子或铟离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
6.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述阱区的掺杂类型为N型，漂移区的掺杂类型为P型，掺杂层的掺杂类型为N型。
7.如权利要求6所述的LDMOS器件的形成方法，其特征在于，所述掺杂层中掺杂的杂质离子为磷离子、砷离子或锑离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
8.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述凹槽的形成过程为:在所述半导体衬底上形成掩膜层，所述掩膜层具有暴露半导体衬底表面的开口 ；沿开口刻蚀所述半导体衬底，形成凹槽。
9.如权利要求8所述的LDMOS器件的形成方法，其特征在于，还包括:对凹槽的底部顶角进行圆弧化。
10.如权利要求9所述的LDMOS器件的形成方法，其特征在于，进行圆弧化的具体过程为:对凹槽侧壁进行热氧化，形成氧化层；去除所述氧化层。
11.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述漂移区的杂质离子掺杂浓度为lE15atom/cm3?lE19atom/cm3,讲区的杂质离子掺杂浓度为lE15atom/cm3?lE19atom/cm3。
12.—种LDMOS器件，其特征在于，包括: 半导体衬底，位于半导体衬底内的阱区； 位于阱区内的漂移区，漂移区的掺杂类型与阱区的掺杂类型相反； 位于漂移区内的浅沟槽隔离结构，浅沟槽隔离结构的深度小于漂移区的深度； 位于浅沟槽隔离结构底部的掺杂层，所述掺杂层的掺杂类型与漂移区的掺杂类型相反； 位于半导体衬底上的栅极结构，所述栅极结构的一端延伸至阱区上方，栅极结构的另一端延伸至浅沟槽隔离结构的上方； 位于栅极结构一侧的阱区内的源区，位于栅极结构另一侧的漂移区内的漏区。
13.如权利要求12所述的LDMOS器件，其特征在于，所述掺杂层的材料与半导体衬底的材料相同。
14.如权利要求12所述的LDMOS器件，其特征在于，所述掺杂层的材料为硅，所述掺杂层的厚度为I?50纳米。
15.如权利要求12所述的LDMOS器件，其特征在于，所述阱区的掺杂类型为P型，漂移区的掺杂类型为N型，掺杂层的掺杂类型为P型。
16.如权利要求15所述的LDMOS器件，其特征在于，所述掺杂层中掺杂的杂质离子为硼离子、镓离子或铟离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
17.如权利要求12所述的LDMOS器件，其特征在于，所述阱区的掺杂类型为N型，漂移区的掺杂类型为P型，掺杂层的掺杂类型为N型。
18.如权利要求17所述的LDMOS器件，其特征在于，所述掺杂层中掺杂的杂质离子为磷离子、砷离子或锑离子，掺杂层中掺杂的杂质离子的浓度为lE15atom/cm3?lE19atom/cm3。
【文档编号】H01L29/78GK104282563SQ201310277131
【公开日】2015年1月14日 申请日期:2013年7月3日 优先权日:2013年7月3日
【发明者】孙光宇, 宋化龙 申请人:中芯国际集成电路制造(上海)有限公司