Ldmos器件及其形成方法
【技术领域】
[0001]本发明涉及半导体制作领域，特别涉及一种LDM0S器件及其形成方法。
【背景技术】
[0002]功率场效应管主要包括垂直双扩散场效应管(VDMOS，Vertical Double-DiffusedM0SFET)和横向双扩散场效应管(LDMOS，Lateral Double-Diffused M0SFET)两种类型。其中，相较于垂直双扩散场效应管(VDM0S)，横向双扩散场效应管(LDM0S)具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。
[0003]绝缘体上硅(SOI，Silicon On Insulator)衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅衬底相比，S0I衬底具有很多优势:采用S0I衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，彻底消除了体硅集成电路中的寄生闩锁效应。
[0004]参考图1，图1为利用绝缘体上硅衬底形成的N型的LDM0S晶体管的结构示意图，所述LDM0S晶体管包括:绝缘体上硅衬底100，所述绝缘体上硅衬底100包括第一衬底11、位于第一衬底11上的掩埋层13、位于掩埋层13上的第二衬底12 ;位于第二衬底12内的P型阱区(图中未示出);位于P型阱区内的N型漂移区101 ;位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长横向双扩散场效应管导通的路径，以增大横向双扩散场效应管的击穿电压；位于N型漂移区101 —侧的P型阱区内的P型体区106 ;位于半导体衬底上的栅极结构105，所述栅极结构105横跨所述P型体区106和N型漂移区101，并部分位于浅沟槽隔离结构104上，所述栅极结构105包括位于第二衬底12上的栅介质层、位于栅介质层上的栅电极、位于栅介质层和栅电极两侧侧壁上的侧墙；位于栅极结构105—侧的P型体区106内的源区102，和位于栅极结构105的另一侧的N型漂移区101内的漏区103，源区102和漏区103的掺杂类型为N型。
[0005]现有的绝缘体上??圭衬底形成的LDM0S晶体管性能仍有待提闻。
【发明内容】
[0006]本发明解决的问题是如何防止浮体效应对绝缘体上硅衬底形成的LDM0S晶体管性能的影响。
[0007]为解决上述问题，本发明提供一种LDM0S器件的形成方法，包括:提供绝缘上硅衬底，所述绝缘体上娃衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；在所述第二衬底上形成LDM0S晶体管，所述LDM0S晶体管包括:位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；形成覆盖所述LDM0S晶体管和第二衬底表面的第一介质层；刻蚀所述第一介质层和部分厚度的第二衬底，形成第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；沿第一通孔进行离子注入，在源区底部的阱区内形成第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；
[0008]形成填充满第一通孔的第一金属插塞。
[0009]可选的，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。
[0010]可选的，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。
[0011]可选的，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。
[0012]可选的，所述第一掺杂区的底部与掩埋层的表面接触，第一掺杂区的宽度大于第一通孔的宽度。
[0013]所述离子注入的注入深度等于第二衬底的厚度。
[0014]所述离子注入注入的深度为0.1?0.5微米，剂量为1E14?lE16atom/cm2，注入角度0?10度
[0015]可选的，进行离子注入后，进行退火工艺。
[0016]可选的，所述第一金属插塞包括:位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
[0017]可选的，还包括:刻蚀所述第一介质层，在第一介质层中形成第二通孔，所述第二通孔暴露出漏区的表面。
[0018]可选的，形成填充满第二通孔的第二金属插塞；形成与第一金属插塞和第二金属插塞电连接的金属互连线。
[0019]可选的，所述LDM0S晶体管包括:位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。
[0020]本发明还提供了一种LDM0S器件，包括:绝缘上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；位于第二衬底上的LDM0S晶体管，所述LDM0S晶体管包括:位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；覆盖所述LDM0S晶体管和第二衬底表面的第一介质层；位于第一介质层和部分厚度的第二衬底内的第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；位于源区底部的阱区内的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；填充满第一通孔的第一金属插塞，第一金属插塞与源区和第一掺杂区电连接。
[0021]可选的，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。
[0022]可选的，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。
[0023]可选的，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。
[0024]可选的，所述第一掺杂区的深度等于第二衬底的厚度，第一掺杂区的宽度大于第一通孔的宽度，所述第一掺杂区的底部与掩埋层的表面接触。
[0025]可选的，所述第一金属插塞包括:位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
[0026]可选的，还包括:位于第一介质层中的第二金属插塞，第二金属插塞与漏区电连接；位于第一介质层表面上与第一金属插塞和第二金属插塞电连接的金属互连线。
[0027]可选的，所述LDM0S晶体管包括:位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。
[0028]与现有技术相比，本发明的技术方案具有以下优点:
[0029]本发明的LDM0S晶体管的形成方法，在绝缘体上硅衬底的第二衬底上形成LDM0S晶体管后，形成覆盖所述LDM0S晶体管和第二衬底表面的第一介质层；刻蚀所述第一介质层和部分厚度的第二衬底，形成第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；沿第一通孔进行离子注入，在源区底部的阱区内形成第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；形成填充满第一通孔的第一金属插塞。通过第一掺杂区与第一金属插塞可以将靠近源区的掩埋层内聚集的热载流子(N型的LDM0S晶体管聚集的为空穴、P型的LSM0S晶体管聚集的为电子)导出，防止热载流子(空穴或电子)在靠近源区的掩埋层内的聚集，防止局部体电位的增加，从而防止对栅开启电压和输出电流的影响，提高了 LDM0S器件的性能；
[0030]另外，形成的第一掺杂区的掺杂类型与阱区的掺杂类型相同，这与形成的LMD0S晶体管的类型是相关的，LMD0S晶体管为N型时，靠近源区的掩埋层聚集的载流子是空穴，N型的LMD0S晶体管的阱区为P型，因而相应的第一掺杂区210的类型也为P型，P型的第一掺杂区具有带正电的杂质离子，有利于将聚集的空穴导出；同理，LMD0S晶体管为P型时，靠近源区的掩埋层聚集的载流子是电子，P型的LMD0S晶体管的阱区为N型，因而相应的第一掺杂区的类型也为N型，N型的第一掺杂区具有带负电的杂质离子，有利于将聚集的电子导出。
[0031]进一步，所述离子注入注入的深度为等于第二衬底的厚度，使形成的第一掺杂区的底部与掩埋层的表面接触，LDM0S晶体管在工作时，当热载流子(空穴或电子)聚集在靠近源区的掩埋层时或者向靠近源区的掩埋层聚集时，第一掺杂区容易将掩膜层附近的载流子导出，并且第一掺杂区的宽度大于第一通孔的宽度，使得第一掺杂区与靠近源区的掩埋层的接触面积增大，更有利于聚集的载流子的导出。
[0032]进一步，所述离子注入注入的深度为0.1?0.5微米，剂量为1E14?lE16atom/cm2，注入角度0?10度，使形成的第一掺杂区对